Zobrazeno 1 - 10
of 2 334
pro vyhledávání: '"Virtex"'
Autor:
Marias, Stephen Las
Publikováno v:
SMT: Surface Mount Technology. Feb2017, Vol. 32 Issue 2, p84-88. 4p.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Mahantesh P Mattada, Hansraj Guhilot
Publikováno v:
Journal of King Saud University - Engineering Sciences. 34:418-424
A 13-bit Time to Digital Converter is implemented using multiphase clock technique. Xilinx’s Virtex 5 FPGA platform is used to realize the TDC architecture. One PLL within the FPGA works as a clock synthesizer to multiply the reference clock to 500
Autor:
Caswell, Greg1 gregc@virtexassembley.com
Publikováno v:
Circuits Assembly. Nov2007, Vol. 18 Issue 11, p32-35. 3p.
Publikováno v:
Analog Integrated Circuits and Signal Processing. 112:115-125
The main objective of this paper is to design and implement High throughput, area efficient AES encryption algorithm on FPGA for security purposes. The high speed and area efficiency is achieved by designing an area efficient and high throughput stru
Publikováno v:
The Journal of Supercomputing. 78:4503-4525
Internet of things (IoTs) is an integration of heterogeneous physical devices which are interconnected and communicated over the physical Internet. The design of secure, lightweight and an effective authentication protocol is required, because the in
Autor:
Madhavi Latha Makkena, Anitha Arumalla
Publikováno v:
Circuits, Systems, and Signal Processing. 41:1166-1186
Ultra-high-definition (UHD) video standards demand processing speed from 60 to 120 fps. These standards require relatively huge resources for providing such high processing speed. In this paper, an area-efficient and high-speed two-dimensional (2D) $
Publikováno v:
IEEE Micro. 41:31-38
Low-precision techniques can effectively reduce the computational complexity and bandwidth requirements of a convolutional neural network (CNN) inference, but may lead to significant accuracy degradation. Mixed-low-precision techniques provide a supe