Hybrid caches: design and data management

Autor: Valero Bresó, Alejandro

Publikováno v: Riunet.

Cache memories have been usually implemented with Static Random-Access Memory (SRAM) technology since it is the fastest electronic memory technology. However, this technology consumes a high amount of leakage currents, which is a major design concern

Externí odkaz: http://hdl.handle.net/10251/32663

Análisis, evaluación e implementación de mecanismos de sincronización de hilos en múltiples niveles de abstracción de un sistema informático

Autor: Georgescu, Emanuel Alexandru, Valero Bresó, Alejandro, Gran Tejero, Rubén

Publikováno v: Zaguán. Repositorio Digital de la Universidad de Zaragoza
instname

La mayoría de asignaturas relacionadas con sistemas informáticos recurren a niveles de abstracción para ocultar la complejidad de los niveles subyacentes y centrarse en los conocimientos propios y relevantes de cada nivel. Esta organización impli

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::c9c4c3cfb9e2952b104ae2bb9b65929f
http://zaguan.unizar.es/record/112354

Mitigación de ataques de canal lateral basados en caracterización térmica y eléctrica

Autor: Corbalán Colino, Javier, Suárez Gracia, Darío, Valero Bresó, Alejandro

Publikováno v: Zaguán. Repositorio Digital de la Universidad de Zaragoza
instname

Los ataques de canal lateral se han convertido en una vulnerabilidad de creciente importancia en las plataformas multinúcleo y, especialmente, en entornos cloud. Estos ataques aprovechan vulnerabilidades de la implementación física de un sistema e

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::25309edce001c23e220968dedd5bc3ba
http://zaguan.unizar.es/record/85218

Combining RAM technologies for hard-error recovery in L1 data caches working at very-low power modes

Autor: Lorente Garcés, Vicente Jesús, Valero Bresó, Alejandro, Sahuquillo Borrás, Julio, Petit Martí, Salvador Vicente, Canal, Ramón, López Rodríguez, Pedro Juan, Duato Marín, José Francisco

Publikováno v: Scopus-Elsevier
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
Recercat. Dipósit de la Recerca de Catalunya

Low-power modes in modern microprocessors rely on low frequencies and low voltages to reduce the energy budget. Nevertheless, manufacturing induced parameter variations can make SRAM cells unreliable producing hard errors at supply voltages below Vcc

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::8c699462327b2f04a44cae3544105bfa
https://hdl.handle.net/10251/75168