Výsledky vyhledávání - "VIVET, PASCAL"

Report

Architecting Optically-Controlled Phase Change Memory

Autor: Narayan, Aditya, Thonnart, Yvain, Vivet, Pascal, Coskun, Ayse K., Joshi, Ajay

Phase Change Memory (PCM) is an attractive candidate for main memory as it offers non-volatility and zero leakage power, while providing higher cell densities, longer data retention time, and higher capacity scaling compared to DRAM. In PCM, data is

Externí odkaz: http://arxiv.org/abs/2107.11516

Zobrazit plný text záznamu

Dissertation/ Thesis

Une méthodologie de conceptionde circuits intégrés quasi-insensibles aux délais :application à l'étude et à la réalisation d'un processeur RISC 16-bit asynchrone

Autor: VIVET, Pascal

Les circuits asynchrones se caractérisent par l'absence d'horloge. Ils offrent des propriétés intéressantes pour l'intégration de systèmes dans les technologies submicroniques telles que robustesse, faible bruit, faible consommation, bonne modu

Externí odkaz: http://tel.archives-ouvertes.fr/tel-00002974
http://tel.archives-ouvertes.fr/docs/00/04/54/03/PDF/tel-00002974.pdf

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Advanced 3d Design and Technologies for 3-Layer Smart Imager

Autor: Vivet, Pascal, Arnaud, Lucile, Borel, Stephan, Bresson, Nicolas, Assous, Myriam, Nicolas, Stephane, Mauguen, Gaelle, Moreau, Stephane, Altieri Scarpato, Mauricio, Billoint, Olivier, Thuries, Sebastien, Ollier, Eric

Publikováno v: 2022 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA)
2022 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA), Apr 2022, Taiwan, Taiwan. ⟨10.1109/VLSI-TSA54299.2022.9771026⟩

International audience; CMOS Imagers have adopted 3D integration using Back-Side Illumination (BSI) technology, with 2 CMOS layers assembled using Wafer-to-Wafer and advanced Hybrid Bonding technology. Targeting innovative AI and Machine Learning app

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::116a0e3dc02c6db971a1756254656c5e
https://doi.org/10.1109/vlsi-tsa54299.2022.9771026

Zobrazit plný text záznamu

Akademický článek

Low-Cost and Robust Control of a DFLL for Multi-Processor System-on-Chip

Autor: Lesecq, Suzanne, Puschini, Diego, Beigné, Edith, Vivet, Pascal, Akgul, Yeter

Publikováno v: In IFAC Proceedings Volumes January 2011 44(1):1940-1945

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

A 220GOPS 96-Core Processor with 6 Chiplets 3D-Stacked on an Active Interposer Offering 0.6ns/mm Latency, 3Tb/s/mm 2 Inter-Chiplet Interconnects and 156mW/mm 2 @ 82%-Peak-Efficiency DC-DC Converters

Publikováno v: 2020 IEEE International Solid-State Circuits Conference-(ISSCC)
2020 IEEE International Solid-State Circuits Conference-(ISSCC), Feb 2020, San Francisco, United States. pp.46-48, ⟨10.1109/ISSCC19947.2020.9062927⟩

International audience; In the context of high performance computing, the integration of more computing capabilities with generic cores or dedicated accelerators for AI application is raising more and more challenges. Due to the increasing costs of a

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::08df86ec2b2f65ac2fd786245b437f01
https://hal.archives-ouvertes.fr/hal-02985945

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Vyhledávací nástroje:

Upřesnit hledání