Zobrazeno 1 - 10
of 40
pro vyhledávání: '"Unconstrained Via Minimization"'
Random via failure is a major concern for post-fabrication reliability and poor manufacturing yield. A demanding solution to this problem is redundant via insertion during post-routing optimization. It becomes very critical when a multi-layer routing
Externí odkaz:
http://arxiv.org/abs/1811.05161
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 9:970-980
A theoretical study which allows determination of the minimum number of vias for realizable multilayer channel routing under a topological model is presented. The theory is sufficiently general to solve a variety of problems under different technolog
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::3ffc877c3d824fda47cd6d2fe9d10097
https://doi.org/10.1109/43.59073
https://doi.org/10.1109/43.59073
Autor:
Kar, Bapi
Publikováno v:
IndraStra Global.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=issn23813652::d84bd19c708b15cef046f3d11e2c6f71
https://igi.indrastra.com/items/show/65261
https://igi.indrastra.com/items/show/65261
Autor:
Tozetto, Ricardo Schleder1 ricardo@fancontrol.com.br, Kripka, Moacir2 mkripka@upf.br
Publikováno v:
Revista CIATEC-UPF. 2015, Vol. 7 Issue 2, p31-43. 13p.
Autor:
Chang, K.C., Du, D.H.-C.
Publikováno v:
IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems; 1987, Vol. 6 Issue 1, p67-78, 12p
Autor:
BONFANTE, GUILLAUME, DELOUP, FLORIAN
Publikováno v:
Mathematical Structures in Computer Science; Jan2018, Vol. 28 Issue 1, p14-44, 31p
Publikováno v:
2015 International Conference on Electronic Design, Computer Networks & Automated Verification (EDCAV); 2015, p145-149, 5p
Publikováno v:
2015 International Conference on Electronic Design, Computer Networks & Automated Verification (EDCAV); 2015, p125-129, 5p