Zobrazeno 1 - 10
of 5 745
pro vyhledávání: '"Timing Analysis"'
Autor:
Godabole, Preeti, Bhole, Girish
Publikováno v:
International Journal of Pervasive Computing and Communications, 2023, Vol. 20, Issue 1, pp. 126-146.
Externí odkaz:
http://www.emeraldinsight.com/doi/10.1108/IJPCC-06-2022-0248
Publikováno v:
IEEE Access, Vol 12, Pp 41464-41478 (2024)
The massive parallelism provided by Graphics Processing Units (GPUs) to accelerate compute-intensive tasks makes it preferable for Real-Time Systems such as autonomous vehicles. Such systems require the execution of heavy Machine Learning (ML) and Co
Externí odkaz:
https://doaj.org/article/c279ac6198384bd490bc3e265d838321
Autor:
Rubens Vicente De Liz Bomer, Cesar Albenes Zeferino, Laio Oriel Seman, Valderi Reis Quietinho Leithardt
Publikováno v:
IEEE Access, Vol 11, Pp 25120-25131 (2023)
Network-on-Chip (NoC) is the ideal interconnection architecture for many-core systems due to its superior scalability and performance. An NoC must deliver critical messages from a real-time application within specific deadlines. A violation of this r
Externí odkaz:
https://doaj.org/article/d6f5d930c74e4cfa909bd4c884815d4a
Publikováno v:
The Electronic Library, 2022, Vol. 40, Issue 4, pp. 413-434.
Externí odkaz:
http://www.emeraldinsight.com/doi/10.1108/EL-03-2022-0064
Autor:
Obulesu Battari, Ashok P., Rajesh J., Madhu K., Rakesh G., Raghava Sarath Chandra Reddy Guddety
Publikováno v:
E3S Web of Conferences, Vol 540, p 14001 (2024)
One of the biggest issues with VLSI connections is crosstalk, which is caused by coupling capacitance. Crosstalk reduces operation performance during switching activities and produces undesired output. Noise level rises as switching frequency does as
Externí odkaz:
https://doaj.org/article/b5c07ce7f665445fbb8320bb2249ebe5
Autor:
Zhengguang Tang, Cong Li, Hailong You, Xingming Liu, Yu Wang, Yong Dai, Geng Bai, Xiaoling Lin
Publikováno v:
Micromachines, Vol 15, Iss 1, p 85 (2023)
With the CMOS technology downscaling to the deep nanoscale, the aging effects of devices degrade circuit performance and even lead to functional failure. The stress analysis is critical to evaluate the influence of aging effects on digital circuits.
Externí odkaz:
https://doaj.org/article/fb279d3b27c44b249550e47fcb9b79dd
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.