Zobrazeno 1 - 10
of 14
pro vyhledávání: '"T. Kawaai"'
Autor:
Mitsuaki Honma, S. Hoshi, Mark Murin, T. Shimizu, T. Kawaai, Michio Nakagawa, K. Nagaba, K. Kanebako, K. Kanazawa, Y. Komatsu, Arik Eyal, Hiroshi Maejima, K. Imamiya, H. Tabata, Menahem Lasser, K. Iwasa, T. Shano, M. Kosakai, Mark Shlick, Noboru Shibata, Masaki Fujiu, Hiroto Nakai, A. Inoue, Katsuaki Isobe, S. Yoshikawa, Avraham Meir, T. Takahashi, N. Motohashi
Publikováno v:
IEEE Journal of Solid-State Circuits. 43:929-937
A 16 Gb 16-level-cell (16LC) NAND flash memory using 70 nm design rule has been developed . This 16LC NAND flash memory can store 4 bits in a cell which enabled double bit density comparing to 4-level-cell (4LC) NAND flash, and quadruple bit density
Autor:
T. Nishioka, Junichi Hayashi, Y. Kawamura, K. Takeda, Y. Ohishi, T. Nakayama, T. Kawaai, C. Sekine
Publikováno v:
Proceedings of the International Conference on Strongly Correlated Electron Systems (SCES2013).
Autor:
C. Trinh, N. Shibata, T. Nakano, M. Ogawa, J. Sato, Y. Takeyama, K. Isobe, B. Le, F. Moogat, N. Mokhlesi, K. Kozakai, P. Hong, T. Kamei, K. Iwasa, J. Nakai, T. Shimizu, M. Honma, S. Sakai, T. Kawaai, S. Hoshi, J. Yuh, C. Hsu, T. Tseng, J. Li, J. Hu, M. Liu, S. Khalid, J. Chen, M. Watanabe, H. Lin, J. Yang, K. McKay, K. Nguyen, T. Pham, Y. Matsuda, K. Nakamura, K. Kanebako, S. Yoshikawa, W. Igarashi, A. Inoue, T. Takahashi, Y. Komatsu, C. Suzuki, K. Kanazawa, M. Higashitani, S. Lee, T. Murai, J. Lan, S. Huynh, M. Murin, M. Shlick, M. Lasser, R. Cernea, M. Mofidi, K. Schuegraf, K. Quader
Publikováno v:
ISSCC
Today NAND Flash memory is used for data and code storage in digital cameras, USB devices, cell phones, camcorders, and solid-state disk drives. Figure 13.6.1 shows the memory-density trend since 2003. To satisfy the market demand for lower cost per
Autor:
T. Shano, K. Kanebako, M. Kosakai, Y. Komatsu, S. Yoshikawa, Masaki Fujiu, Michio Nakagawa, A. Inoue, K. Iwasa, T. Takahashi, H. Tabata, Katsuaki Isobe, S. Hoshi, Hiroto Nakai, K. Kanazawa, Noboru Shibata, N. Motohashi, T. Shimizu, Mitsuaki Honma, Kenichi Imamiya, Hiroshi Maejima, K. Nagaba, T. Kawaai
Publikováno v:
2007 IEEE Symposium on VLSI Circuits.
A 16 Gb 16-level-cell (16LC) NAND flash memory using 70 nm design rule has been developed. This 16LC NAND flash memory can store 4 bits in a cell which enabled double bit density comparing to 4-level-cell (4LC) NAND flash with the same design rule. N
Publikováno v:
Proceedings of the IEEE Custom Integrated Circuits Conference.
An user programable high-speed fixed point digital signal processor (DSP) has been developed. 50ns machine cycle has been achieved by adopting the following three new techniques: (1) originally designed DSI’ architecture, (2) no overflow halt high-
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.