Accelerating Algorithms using a Dataflow Graph in a Reconfigurable System

Autor: Silva, Jorge Luiz e, Lopes, Joelmir Jose, Silva, Bruno de Abreu, da Silva, Antonio Carlos Fernandes

In this paper, the acceleration of algorithms using a design of a field programmable gate array (FPGA) as a prototype of a static dataflow architecture is discussed. The static dataflow architecture using operators interconnected by parallel buses wa

Externí odkaz: http://arxiv.org/abs/1110.3655

Tag management in a reconfigurable tagged-token dataflow architecture

Autor: Silva, Jorge Luiz e

Publikováno v: Repositório Institucional da USP (Biblioteca Digital da Produção Intelectual)
Universidade de São Paulo (USP)
instacron:USP

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=od______3056::27e9aeb094e428689d10de94af25a910
http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf

Estudo e avaliação de conjuntos de instruções compactos

Autor: Bruno Cardoso Lopes

Publikováno v: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP

Orientador: Rodolfo Jardim de Azevedo Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação Resumo: Sistemas embarcados modernos são compostos de SoC heterogêneos, variando entre processadores de baixo e alto custo. Apesar

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::7d9358bd547824cfbdded2cac964d57e