DESIGN TIMED FSM WITH VHDL MOORE PATTERN

Autor: Mіroshnyk, M. A., Shkil, A. S., Kulak, E. N., Rakhlis, D. Y., Mіroshnyk, A. M., Malahov, N. V.

Publikováno v: Radio Electronics, Computer Science, Control; № 2 (2020): Radio Electronics, Computer Science, Control; 137-148
Радиоэлектроника, информатика, управление; № 2 (2020): Радиоэлектроника, информатика, управление; 137-148
Радіоелектроніка, iнформатика, управління; № 2 (2020): Радіоелектроніка, інформатика, управління; 137-148

Context. The relevance of the work consists in the development of computer-aided design methods for automatic real-time logic control devices by developing a single template in a synthesized subset of the hardware description language in the style of

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=scientific_p::d4941853d835687622b38f3aaff2753b
http://ric.zntu.edu.ua/article/view/208496