Zobrazeno 1 - 10
of 107
pro vyhledávání: '"S. Pellerano"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
IEEE journal of solid-state circuits 40 (2004): 775–784.
info:cnr-pdr/source/autori:S. Levantino, L. Romanò, S. Pellerano, C. Samori, A.L. Lacaita/titolo:Phase Noise in Digital Frequency Dividers/doi:/rivista:IEEE journal of solid-state circuits/anno:2004/pagina_da:775/pagina_a:784/intervallo_pagine:775–784/volume:40
info:cnr-pdr/source/autori:S. Levantino, L. Romanò, S. Pellerano, C. Samori, A.L. Lacaita/titolo:Phase Noise in Digital Frequency Dividers/doi:/rivista:IEEE journal of solid-state circuits/anno:2004/pagina_da:775/pagina_a:784/intervallo_pagine:775–784/volume:40
This paper presents a physical derivation of phase noise in source-coupled-logic frequency dividers. This analysis takes into account both white and flicker noise sources and is verified on two 32/33 dual-modulus prescalers integrated in a 0.35-/spl
Publikováno v:
IEEE journal of solid-state circuits 39 (2004): 378–380.
info:cnr-pdr/source/autori:S. Pellerano, S. Levantino, C. Samori, A.L. Lacaita/titolo:A 13.5-mW 5-GHz Frequency Synthesizer with Dynamic Logic Frequency Divider/doi:/rivista:IEEE journal of solid-state circuits/anno:2004/pagina_da:378/pagina_a:380/intervallo_pagine:378–380/volume:39
info:cnr-pdr/source/autori:S. Pellerano, S. Levantino, C. Samori, A.L. Lacaita/titolo:A 13.5-mW 5-GHz Frequency Synthesizer with Dynamic Logic Frequency Divider/doi:/rivista:IEEE journal of solid-state circuits/anno:2004/pagina_da:378/pagina_a:380/intervallo_pagine:378–380/volume:39
The adoption of dynamic dividers in CMOS phase-locked loops for multigigahertz applications allows to reduce the power consumption substantially without impairing the phase noise and the power supply sensitivity of the phase-locked loop (PLL). A 5-GH
Publikováno v:
Scopus-Elsevier
A 0.25 /spl mu/m BiCMOS spur-compensated fractional-N PLL is implemented in an IEEE 802.11a/b/g zero-IF transceiver. The synthesizer covers the 2.4 to 2.5GHz and the 5.1 to 5.9GHz bands with 0.5MHz and 5MHz resolution, respectively. The phase noise i
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
S. Pellerano, Carlo Samori, Andrea L. Lacaita, Andrea Bonfanti, F. Torrisi, Salvatore Levantino
Publikováno v:
ESSCIRC 2004 - 29th European Solid-State Circuits Conference (IEEE Cat. No.03EX705).
This paper presents an integrated voltage-controlled oscillator with a frequency doubler, intended for 5-to-6 GHz applications. The oscillator adopts a common-collector Colpitts topology driving a series-connected off-chip tank. This circuit demonstr