Zobrazeno 1 - 10
of 12
pro vyhledávání: '"S Nathapong"'
Publikováno v:
2012 IEEE 14th Electronics Packaging Technology Conference (EPTC).
In recent years, many OSAT (Outsourced Semiconductor Assembly and Test) companies start to explore copper wire bond process, which is believed to be able to reduce the IC packaging cost. Copper wire also shows better electrical performance especially
Autor:
K. Y. Au, Y.B. Yang, S Nathapong, Y. S. Koh Drake, P. L Ong Wilson, S. L. Kriangsak, Y. F. Zhang, J.D. Beleran
Publikováno v:
2011 IEEE 13th Electronics Packaging Technology Conference.
Through silicon via (TSV) is a three-dimensional packaging technology involving vertical chips stacking using metal-filled via holes and bumps. TSV stacked chip drastically reduces interconnect distance than conventional multi-stack wire bond silicon
Publikováno v:
2011 IEEE 13th Electronics Packaging Technology Conference.
HLA™ (Hi-density Leadframe Array) is a new leadframe-based technology that breaks the legacy QFN lead finger constraints and offers a solution to high I/O package requirements in the industry. It can replace many types of leadframe and BGA technolo
Publikováno v:
2010 11th International Conference on Electronic Packaging Technology & High Density Packaging.
This paper focused on the delamination study of low profile leadframe package with exposed pad (eLQFP). In this type of package, a specification of silver plating area is required for bond pad. With the shrinkage of the non-plating pad area, and beca
Autor:
Chee Houe Khong, W. S. Lee, Soon Wee Ho, C. H. Toh, Li Shiah Lim, S Nathapong, S. P. Chew, T. T. Chua, C. Ng, Hongyu Li, S. L. Kriangsak, X. F. Pang, Ebin Liao
Publikováno v:
2010 Proceedings 60th Electronic Components and Technology Conference (ECTC).
The 3 D interconnect technology with Thru Silicon Via (TSV) have gained tremendous advancement in recent years. Final adoption of TSV technologies requires a robust and cost competitive TSV processes. Sidewall plated TSV with polymer filling can redu
Publikováno v:
2008 10th Electronics Packaging Technology Conference.
With great demand of high-end applications such as high-integration microelectronics, system-in-packaging (SiP), power application and flexible ICs, a device wafer needs to be thinned down and further structured, for example, fabrication of through-s
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.