Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Combining watchdog processor with instruction cache locking for a fault-tolerant, predictable architecture applied to fixed-priority, preemptive, multitasking real-time systems

Autor: Martí-Campoy, Antonio, Rodríguez-Ballester, Francisco

Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
ETFA

[EN] Control flow monitoring using a watchdog processor is a well-known technique to increase the dependability of a microprocessor system. Most approaches embed reference signatures for the watchdog processor into the processor instruction stream. T

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::fe38749f49720fd229ace550dc984822

Los retornables: evaluación continúa y entre pares

Autor: Martí-Campoy, Antonio, Petit Martí, Salvador Vicente, Gasso Matoses, María Teresa, Atienza-Vanacloig, Vicente, Rodríguez-Ballester, Francisco

Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
RiuNet: Repositorio Institucional de la Universitat Politécnica de Valéncia
Universitat Politècnica de València (UPV)

[ES] En este trabajo presentamos una herramienta de enseñanza llamada retornable. Un retornable es más que un conjunto de ejercicios de clase tipo examen, su interés radica en la forma en que se utiliza. El retornable se ha convertido en una herra

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::38d459736fa406c1113185f6717b2eda
https://hdl.handle.net/10251/168742

Using dynamic, full cache locking and genetic algorithms for cache size minimization in multitasking, preemptive, real-time systems

Autor: Martí Campoy, Antonio, Rodríguez Ballester, Francisco, Ors Carot, Rafael

Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
Theory and Practice of Natural Computing ISBN: 9783642450075
TPNC

Cache locking have shown during the last years their usefulness easing the schedulability analysis of multitasking, preemptive, real-time systems. Cache locking provides a high degree of predictability while system performance is maintained at a simi

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::a05723aea7a92ff4696c87f70254f012
http://hdl.handle.net/10251/39688

Introducción a la simulación con Xilinx ISE WebPack y Modelsim XE III

Autor: Rodríguez Ballester, Francisco

Introducción al funcionamiento básico del programa Xilinx ISE WebPack: creación de proyectos y editor de esquemas
Introducción al programa de simulación previa a la realización de una primera práctica de simulación

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::fc521d929a85fea8c0b12300d67d45c7
https://hdl.handle.net/10251/1504