Zobrazeno 1 - 7
of 7
pro vyhledávání: '"Richard Simoni"'
Autor:
Anoop Gupta, Jaswinder Pal Singh, Mark Horowitz, John Heinlein, Kourosh Gharachorloo, John L. Hennessy, Richard Simoni, Mark Heinrich, Joel Baxter, David Nakahira, Jeffrey Kuskin, David J. Ofelt, Mendel Rosenblum
Publikováno v:
ASPLOS
A flexible communication mechanism is a desirable feature in multiprocessors because it allows support for multiple communication protocols, expands performance monitoring capabilities, and leads to a simpler design and debug process. In the Stanford
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::0a18b71710b116f62b84ad9a0f0d7f55
https://doi.org/10.1145/195470.195569
https://doi.org/10.1145/195470.195569
Autor:
Richard Simoni, Mark Horowitz
Publikováno v:
ISCA
Directory-hsed protocols have been proposed as an efficient means of implementing cache consistency in large-scale sharedmemory multiprocessors. One class of these protocols utilizes a limired pointers directory, which Stores the identities of a Smal
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::be3d8ebe99e2d6dbea21ec4be6ecdb7a
https://doi.org/10.1145/115953.115983
https://doi.org/10.1145/115953.115983
Autor:
Richard Simoni, S. Richardson, Scott A. McFarling, Steven W. K. Tjiang, M. Wing, Mark Horowitz, Steven A. Przybylski, Chorng-Yeung Chu, John M. Acken, Peter Steenkiste, Anant Agarwal, Paul Chow, P.G. Gulak, Arturo Salz, Don Stark, John L. Hennessy
Publikováno v:
1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers.
A Reduced Instruction Set Computer with a 5-stage pipeline implemented with 150K transistors on an 8mm×8.5mm chip in a 2μm, 2 layer metal CMOS process, will be reported. At operational frequency of 20MHz, a 12MIPS performance has been achieved.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::fc754940f5e7aa82bc31f454f7c73570
https://doi.org/10.1109/isscc.1987.1157215
https://doi.org/10.1109/isscc.1987.1157215
Autor:
Paul Chow, John L. Hennessy, G. Gulak, Anant Agarwal, Mark Horowitz, John M. Acken, Richard Simoni, Steven A. Przybylski, Arturo Salz, Don Stark
Publikováno v:
IEEE Journal of Solid-State Circuits. 22:790-799
MIPS-X is a 32-b RISC microprocessor implemented in a conservative 2-/spl mu/m, two-level-metal, n-well CMOS technology. High performance is achieved by using a nonoverlapping two-phase 20-MHz clock and executing one instruction every cycle. To reduc
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::23d899c17f3be5ebac1057030a9790d7
https://doi.org/10.1109/jssc.1987.1052815
https://doi.org/10.1109/jssc.1987.1052815
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.