Zobrazeno 1 - 10
of 18
pro vyhledávání: '"R. Caramto"'
Autor:
Tian Tian, Hwa-Young Son, Rao Morusupalli, Kwang-Yoo Byun, R. Caramto, Young-Chang Joo, Nobumichi Tamura, Hwisu Shin, Martin Kunz, Arief Suriadi Budiman, Larry Smith, Y-L. Shen
Publikováno v:
Procedia Engineering. 139:101-111
One of the key enablers for the successful integration of 3-D interconnects using the Through-Silicon Via (TSV) schemes is the control of the mechanical stresses in the Cu TSV itself as well as in the surrounding silicon substrate. The synchrotron-so
Autor:
Wei Wang, Weng Hong Teh, T Saito, Sitaram Arkalgud, Kaoru Maekawa, R. Caramto, Thenappan Chidambaram, K. Maruyama
Publikováno v:
IEEE Transactions on Semiconductor Manufacturing. 23:293-302
We report a process development route toward 300-mm production-worthy non-Bosch through-silicon-via (TSV) etch with critical dimensions between 1-5 ?m and aspect ratios up to 20:1 for 3-D logic applications. The etch development was performed on an e
Autor:
Arief Suriadi Budiman, R. Caramto, Larry Smith, Nobumichi Tamura, Q.-H. Chung, Sung-Hwan Hwang, Kwang-Yoo Byun, Martin Kunz, Min Suk Suh, B.-J. Kim, Young-Chang Joo, Hwa-Young Son, Hae-A. Seul Shin
Publikováno v:
2012 IEEE International Interconnect Technology Conference.
One key to enable the successful implementation of 3-D interconnects using Through-Silicon Via (TSV) is the control of the mechanical stresses. The synchrotron-sourced X-ray microdiffraction technique has been recognized to allow some important advan
Publikováno v:
2011 IEEE International Interconnect Technology Conference.
The thermal and spatial variation of Cu TSV-induced stress has been investigated for 1×4 arrays of 5 µm diameter × 50 µm TSVs using microRaman imaging. Following post-CMP annealing the measured Si Raman shift outside the TSV array is slightly mod
Autor:
Weng Hong Teh, M. O'Brien, T. Saito, K. Maekawa, David L. Grant, Sitaram Arkalgud, David S. Marx, T. Gilday, R. Caramto, Jamal Qureshi, K. Maruyama, T. Chidambaram, Wei Wang, Russ Dudley
Publikováno v:
3DIC
We report a process development route towards 300 mm production-worthy non-Bosch through-silicon-via (TSV) etch with critical dimensions and via spacing between 1–5 µm and aspect ratios (ARs) up to 20∶1 for 3D logic integration. This was perform
Publikováno v:
2009 IEEE International Interconnect Technology Conference.
We aim to fill the processing gap in 300 mm wafer-scale non-Bosch TSV etch process by developing production-worthy TSV etch solutions for logic-centric 3D integration. This is based on a magnetically-enhanced capacitively-coupled plasma (CCP) etching
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.