Zobrazeno 1 - 10 of 12 pro vyhledávání: '"Petit Martí, Salvador Vicente"'
1
Dissertation/ Thesis
Efficient Home-Based protocols for reducing asynchronous communication in shared virtual memory systems
Autor: Petit Martí, Salvador Vicente
Publikováno v: Riunet.
En la presente tesis se realiza una evaluación exhaustiva de ls Sistemas de Memoria Distribuida conocidos como Sistemas de Memoria Virtual Compartida. Este tipo de sistemas posee características que los hacen especialmente atractivos, como son su r
Externí odkaz: http://hdl.handle.net/10251/2908
Zobrazit plný text záznamu
2
Algoritmo de Tomasulo
Autor: Petit Martí, Salvador Vicente, López Rodríguez, Pedro Juan, Sáez Barona, Sergio
El objeto de aprendizaje comienza con una breve introducción sobre el manejo del simulador del procesador con ejecución de instrucciones fuera de orden, para luego especificar los objetivos del laboratorio. Los objetivos se alcanzan siguiendo las i
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=od______1560::6a5f1f98dcf4a28c86c7dd7bda74b97b
https://hdl.handle.net/10251/123384
Zobrazit plný text záznamu
3
Unidad de Instrucción Segmentada
Autor: Petit Martí, Salvador Vicente, Sáez Barona, Sergio, López Rodríguez, Pedro Juan
En el diseño de procesadores segmentados, existen diversas opciones de implementación que permiten resolver los riesgos o conflictos derivados de la ejecución de varias instrucciones en el mismo ciclo del procesador. Estas opciones pueden ofrecer
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=od______1560::e277eda6376a8b5225ed19bf647fb36b
https://hdl.handle.net/10251/123381
Zobrazit plný text záznamu
4
Caracterización de Cargas para Redes de Computación Exascale
Autor: Duro-Gómez, José, Petit Martí, Salvador Vicente, Sahuquillo Borrás, Julio, Gómez Requena, María Engracia
Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
[ES] La computación exascale es el siguiente paso en la computación de alto rendimiento proporcionada por sistemas compuestos por millones de núcleos de procesamiento interconectados. Para guiar el diseño e implementación de dichos sistemas, se
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::f193ddd48bd637a8bb9941a2f8999ad1
http://hdl.handle.net/10251/112205
Zobrazit plný text záznamu
5
Modelado de una Red Fotónica para Computación Exascale
Autor: Duro Gómez, José, Petit Martí, Salvador Vicente, Sahuquillo Borrás, Julio, Gómez Requena, María Engracia
Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
La mayoría de las investigaciones actuales se realizan en simuladores desarrollados para redes eléctricas, cuyos componentes difieren mucho de los componentes fotónicos. Además, la tecnología fotónica añade nuevos componentes que no están pre
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::9ca81416f4ab6173861d0ec22e193846
https://hdl.handle.net/10251/88588
Zobrazit plný text záznamu
6
Los retornables: evaluación continúa y entre pares
Autor: Martí-Campoy, Antonio, Petit Martí, Salvador Vicente, Gasso Matoses, María Teresa, Atienza-Vanacloig, Vicente, Rodríguez-Ballester, Francisco
Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
RiuNet: Repositorio Institucional de la Universitat Politécnica de Valéncia
Universitat Politècnica de València (UPV)
[ES] En este trabajo presentamos una herramienta de enseñanza llamada retornable. Un retornable es más que un conjunto de ejercicios de clase tipo examen, su interés radica en la forma en que se utiliza. El retornable se ha convertido en una herra
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::38d459736fa406c1113185f6717b2eda
https://hdl.handle.net/10251/168742
Zobrazit plný text záznamu
7
Power-aware scheduling with effective task migration for real-time multicore embedded systems
Autor: March Cabrelles, José Luis, Sahuquillo Borrás, Julio, Petit Martí, Salvador Vicente, Hassan Mohamed, Houcine, Duato Marín, José Francisco
Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
A major design issue in embedded systems is reducing the power consumption because batteries have a limited energy budget. For this purpose, several techniques such as dynamic voltage and frequency scaling (DVFS) or task migration are being used. DVF
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::0d5952b1a7a3d5e4d0a0bca282426fa7
https://hdl.handle.net/10251/38465
Zobrazit plný text záznamu
8
Combining RAM technologies for hard-error recovery in L1 data caches working at very-low power modes
Autor: Lorente Garcés, Vicente Jesús, Valero Bresó, Alejandro, Sahuquillo Borrás, Julio, Petit Martí, Salvador Vicente, Canal, Ramón, López Rodríguez, Pedro Juan, Duato Marín, José Francisco
Publikováno v: Scopus-Elsevier
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
Recercat. Dipósit de la Recerca de Catalunya
Low-power modes in modern microprocessors rely on low frequencies and low voltages to reduce the energy budget. Nevertheless, manufacturing induced parameter variations can make SRAM cells unreliable producing hard errors at supply voltages below Vcc
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::8c699462327b2f04a44cae3544105bfa
https://hdl.handle.net/10251/75168
Zobrazit plný text záznamu
9
OMHI 2012: First international workshop on on-chip memory hierarchies and interconnects: organization, management and implementation
Autor: Sahuquillo Borrás, Julio, Gómez Requena, María Engracia, Petit Martí, Salvador Vicente
Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
Lecture Notes in Computer Science ISBN: 9783642369483
Euro-Par Workshops
Current CMPs include high amounts of on-chip memory storage, organized either as caches or main memory to avoid the huge latencies of accessing offchip DRAM memory. To address internal data access latencies, a fast on-chip network interconnects the m
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::85cc027f5aea4864463cd6312a931faf
http://hdl.handle.net/10251/39684
Zobrazit plný text záznamu
10
L1-Bandwidth Aware Thread Allocation in Multicore SMT Processors
Autor: Feliu Pérez, Josué, Sahuquillo Borrás, Julio, Petit Martí, Salvador Vicente, Duato Marín, José Francisco
Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
Improving the utilization of shared resources is a key issue to increase performance in SMT processors. Recent work has focused on resource sharing policies to enhance the processor performance, but their proposals mainly concentrate on novel hardwar
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::ac63cbbd145eeae3c24682cd39f35a97
Zobrazit plný text záznamu

Vyhledávací nástroje:

Upřesnit hledání

Omezení vyhledávání
Plný text Recenzováno Digitální knihovna AV ČR
Zdroje