Zobrazeno 1 - 6
of 6
pro vyhledávání: '"Peter Odryna"'
Autor:
Peter Odryna, Andrzej J. Strojwas
Publikováno v:
IEEE Design & Test of Computers. 2:27-35
Faults in the manufacturing of VLSI chips lower the effective yield, thus increasing manufacturing cost. Early diagnosis of faults can avoid this sitution. Such diagnoses can be made by PROD, a diagnostic expert system that analyzes the joint probabi
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::c2fed35db628219b19cbceba24a3e73d
https://doi.org/10.1109/mdt.1985.294794
https://doi.org/10.1109/mdt.1985.294794
Publikováno v:
23rd ACM/IEEE Design Automation Conference.
A new mixed mode simulator is described, which combines a behavioral timing simulator, a switch level simulator, and a new circuit-level simulator based upon the ADEPT timing simulation algorithm. These simulation algorithms are combined into a singl
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::c927b19208743027716d107aa045d433
https://doi.org/10.1109/dac.1986.1586087
https://doi.org/10.1109/dac.1986.1586087
Periodical
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Periodical
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.