Zobrazeno 1 - 10
of 209
pro vyhledávání: '"P. Batude"'
Autor:
Bosch, D., Alba, P. Acosta, Kerdiles, S., Benevent, V., Perrot, C., Lassarre, J., Richy, J., Lacord, J., Sklenard, B., Brunet, L., Batude, P., Fenouillet-Beranger, C., Lattard, D., Colinge, J. P., Balestra, F., Andrieu, F.
To take fully advantage of Junctionless transistor (JLT) low-cost and low-temperature features we investigate a 475 degC process to create onto a wafer a thin poly-Si layer on insulator. We fabricated a 13nm doped (Phosphorous, 1E19 at/cm3) poly-sili
Externí odkaz:
http://arxiv.org/abs/2011.15061
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
Technologies, Vol 10, Iss 2, p 38 (2022)
In this paper, we present a thorough analysis of parasitic coupling effects between different electrodes for a 3D Sequential Integration circuit example comprising stacked devices. More specifically, this study is performed for a Back-Side Illuminate
Externí odkaz:
https://doaj.org/article/41ebbdc9c9b745698489d7fe1b25f5c1
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
F. Guyader, P. Batude, P. Malinge, E. Vire, J. Lacord, J. Jourdon, J. Poulet, L. Gay, F. Ponthenier, S. Joblot, A. Farcy, L. Brunet, A. Albouy, C. Theodorou, M. Ribotta, D. Bosch, E. Ollier, D. Muller, M. Neyens, D. Jeanjean, T. Ferrotti, E. Mortini, J.G. Mattei, A. Inard, R. Fillon, F. Lalanne, F. Roy, E. Josse
Publikováno v:
2022 International Electron Devices Meeting (IEDM).
Autor:
T. Mota Frutuoso, X. Garros, P. Batude, L. Brunet, J. Lacord, B. Sklenard, V. Lapras, C. Fenouillet-Beranger, M. Ribotta, A. Magalhaes-Lucas, J. Kanyandekwe, R. Kies, G. Romano, E. Catapano, M. Casse, J. Lugo-Alvarez, P. Ferrari, F. Gaillard
Publikováno v:
IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits 2022)
IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits 2022), Jun 2022, Honolulu (HI), United States. ⟨10.1109/VLSITechnologyandCir46769.2022.9830504⟩
IEEELink
IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits 2022), Jun 2022, Honolulu (HI), United States. ⟨10.1109/VLSITechnologyandCir46769.2022.9830504⟩
IEEELink
International audience; We present, for the first time, a new CV based technique to extract the Active Dopant Profile under the spacer in thin film FDSOI devices (CV-AJP). The methodology is successfully applied to FDSOI devices fabricated at 500°C
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::9eef2750dbb3aeee813a581581b63000
https://hal.science/hal-04069091
https://hal.science/hal-04069091
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
P. Batude, O. Billoint, S. Thuries, P. Malinge, C. Fenouillet-Beranger, A. Peizerat, G. Sicard, P. Vivet, S. Reboh, C. Cavalcante, L. Brunet, M. Ribotta, L. Brevard, X. Garros, T. Mota Frutuoso, B. Sklenard, J. Lacord, J. Kanyandekwe, S. Kerdiles, P. Sideris, C. Theodorou, V. Lapras, M. Mouhdach, G. Gaudin, G. Besnard, I. Radu, F. Ponthenier, A. Farcy, E. Jesse, F. Guyader, T. Matheret, P. Brunet, F. Milesi, L. Le Van-Jodin, A. Sarrazin, B. Perrin, C. Moulin, S. Maitrejean, M. Alepidis, I. Ionica, S. Cristoloveanu, F. Gaillard, M. Vinet, F. Andrieu, J. Arcamone, E. Ollier
Publikováno v:
2021 IEEE International Electron Devices Meeting (IEDM).
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.