Zobrazeno 1 - 10
of 433
pro vyhledávání: '"On-Die ECC"'
Increasing single-cell DRAM error rates have pushed DRAM manufacturers to adopt on-die error-correction coding (ECC), which operates entirely within a DRAM chip to improve factory yield. The on-die ECC function and its effects on DRAM reliability are
Externí odkaz:
http://arxiv.org/abs/2009.07985
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
2023 IEEE International Reliability Physics Symposium (IRPS).
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::942be7d30444591e86697a00453e4a46
https://doi.org/10.1109/irps48203.2023.10117889
https://doi.org/10.1109/irps48203.2023.10117889
Publikováno v:
2022 IEEE 16th International Conference on Solid-State & Integrated Circuit Technology (ICSICT).
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::7c6ac35b558d38a415d52ade19c2a287
https://doi.org/10.1109/icsict55466.2022.9963306
https://doi.org/10.1109/icsict55466.2022.9963306
Autor:
Daero Kim, Jungrae Kim
Publikováno v:
2022 19th International SoC Design Conference (ISOCC).
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::d0d6570ee84e06d1d4f5835adc0de247
https://doi.org/10.1109/isocc56007.2022.10031324
https://doi.org/10.1109/isocc56007.2022.10031324
Autor:
Sung-Gi Ahn, Yong-ki Kim, Ryu Ye-Sin, Kyomin Sohn, Ki-Chul Chun, Dong Hak Shin, Byung-Kyu Ho, Jae-Won Park, Ji-Hye Kim, Chi Sung Oh, Byoung Mo Moon, Jae-Seung Jeong, Nam Sung Kim, S.J. Ahn, Jun Jin Kong, Seong-Jin Cho, Jun Gyu Lee, Jung-Bae Lee, So-Young Kim, Young Yong Byun, Seouk-Kyu Choi, Jae-Hoon Lee, Woo Seunghan, Soo-Young Kim, Min-Sang Park, Beomyong Kil
Publikováno v:
IEEE Journal of Solid-State Circuits. 56:199-211
Circuit and design techniques are presented for enhancing the performance and reliability of a 3-D-stacked high bandwidth memory-2 extension (HBM2E). A data-bus window extension technique is implemented to cope with reduced clock cycle time ranging f
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::e50a9d34b2be4bb693225490dddf720a
https://doi.org/10.1109/jssc.2020.3027360
https://doi.org/10.1109/jssc.2020.3027360
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.