Zobrazeno 1 - 10
of 12
pro vyhledávání: '"O. Tanina"'
Performance and reliability improvements in poly-Si TFT's by fluorine implantation into gate poly-Si
Autor:
Takashi Ipposhi, M. Ashida, S. Maeda, Hisayuki Nishimura, Shigeto Maegawa, Y. Inoue, O. Tanina, T. Ichiki, T. Nishimura, Natsuro Tsubouchi
Publikováno v:
IEEE Transactions on Electron Devices. 42:1106-1112
High-performance and high-reliability TFT's have been obtained using a fluorine ion implantation technique. The fluorine implantation into the gate poly-Si of TFT caused a positive Vth shift, increased the ON current, and decreased the leakage curren
Autor:
Hisayuki Nishimura, Takashi Ipposhi, O. Tanina, Y. Inoue, S. Maeda, Shigeto Maegawa, Hirotada Kuriyama, T. Nishimura
Publikováno v:
IEEE Transactions on Electron Devices. 42:2117-2123
We propose a vertical /spl Phi/-shape transistor (V/spl Phi/T) cell for 1 Gbit DRAM and beyond. The V/spl Phi/T is a vertical MOSFET whose gate surrounds its channel region like a Greek-alphabetic letter /spl Phi/, fabricated through the penetration
Autor:
S. Maeda, Natsuro Tsubouchi, O. Tanina, M. Ashida, Hisayuki Nishimura, T. Ichiki, T. Ipposhi, Y. Inoue, T. Nishimura, Shigeto Maegawa
Publikováno v:
Proceedings of IEEE International Electron Devices Meeting.
High-performance and high-reliability TFTs were obtained using a fluorine ion implantation (FII) technique. The FII into the TFT gate poly-Si caused a positive Vth shift, increased the on current and decreased the leakage current significantly. Our i
Autor:
Natsuro Tsubouchi, Shigenobu Maeda, O. Tanina, Hirotada Kuriyama, Y. Inoue, Takashi Ipposhi, Shigeto Maegawa, Hisayuki Nishimura
Publikováno v:
Extended Abstracts of the 1994 International Conference on Solid State Devices and Materials.
Autor:
S. Maeda, S. Maegawa, T. Ipposhi, H. Nishimura, H. Kuriyama, O. Tanina, Y. Inoue, T. Nishimura, N. Tsubouchi
Publikováno v:
Proceedings of 1994 VLSI Technology Symposium.
We propose a Vertical /spl Phi/-shape Transistor (V/spl Phi/T) cell for 1 Gbit DRAM and beyond. The V/spl Phi/T is a vertical MOSFET whose gate surrounds its channel region like a Greek alphabet /spl Phi/. It is built by penetration of the gate elect
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.