Zobrazeno 1 - 10
of 64
pro vyhledávání: '"N. Revil"'
Autor:
A. Divay, J. Forest, V. Knopik, J. Hai, N. Revil, J. Antonijevic, A. Michard, F. Cacho, E. Vincent, F. Gaillard, X. Garros
Publikováno v:
2021 IEEE International Electron Devices Meeting (IEDM).
Autor:
Alain Bravaix, M. Denais, C. Parthasarathy, G. Ribes, N. Revil, F. Perrier, Vincent Huard, Y. Rey-Tauriac
Publikováno v:
International Electron Device Meeting
International Electron device Meeting
International Electron device Meeting, Dec 2004, San Francisco, United States. ⟨10.1109/IEDM.2004.1419080⟩
International Electron device Meeting
International Electron device Meeting, Dec 2004, San Francisco, United States. ⟨10.1109/IEDM.2004.1419080⟩
International audience; We propose a new methodology to characterize the negative bias temperature instability (NBTI) degradation without inherent recovery. The extracted parameters are the linear drain current, the threshold voltage and the transcon
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::dca56bee820329b169ead415805451a5
https://hal.archives-ouvertes.fr/hal-03021715
https://hal.archives-ouvertes.fr/hal-03021715
Publikováno v:
Proceedings of the 30th European Solid-State Circuits Conference (IEEE Cat. No.04EX850).
This work gives new insights of negative bias temperature instability (NBTI) characterization methodologies in advanced CMOS technology. NBTI is well-known to seriously limit the circuit performances in p-channel MOSFETs, in relation to both interfac
Autor:
P.O. Sassoulas, Francois Wacquant, J. Todeschini, M. Woo, M. Charpin, Y. Laplanche, N. Revil, J.C. Oberlin, Roland Pantel, B. Hinschberger, O. Belmont, D. Neira, P. Stolk, Franck Arnaud, M. Broekaart, Frederic Boeuf, I. Guilmeau, D. Ceccarelli, Francois Leverd, N. Emonet, Damien Lenoble, Bertrand Borot, G. Imbert, N. Bicais, S. Delmedico, A. Sicard, Nicolas Planes, J. Farkas, Christophe Regnier, V. Vachellerie, J. Uginet, Chittoor Parthasarathy, E. Denis, V. DeJonghe, Pierre Morin, T. Devoivre, H. Brut, R. Palla, Laurent Pain, P. Vannier, F. Salvetti, A. Beverina, C. Perrot
Publikováno v:
2003 Symposium on VLSI Technology. Digest of Technical Papers (IEEE Cat. No.03CH37407).
This work highlights a 65 nm CMOS technology platform for low power and general-purpose applications. A 6-T SRAM cell size of 0.69 /spl mu/m/sup 2/ with a 45 nm gate length is demonstrated. Electrical data of functional SRAM bit-cell is presented at
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.