Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip

Autor: José Isaza-González, Alejandro Serrano-Cases, Felipe Restrepo-Calle, Sergio Cuenca-Asensi, Antonio Martínez-Álvarez

Publikováno v: Revista de I + D Tecnológico, Vol 13, Iss 1, Pp 5-14 (2017)

Este artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas qu

Externí odkaz: https://doaj.org/article/e6363de25579401497d06314ac7f75b4

Red de sensores inalámbricos multisalto para sistemas domóticos de bajo costo y área extendida

Autor: Pablo Gustavo Fuentes Espinoza, José Ricardo Núñez Alvarez, Danner Reina Tabares, Israel Francisco Benítez Pina, Eduardo Vicente Rodríguez Merchán

Publikováno v: Revista Iberoamericana de Automática e Informática Industrial RIAI, Vol 17, Iss 4, Pp 412-423 (2020)
RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname
REDICUC-Repositorio CUC
Corporación Universidad de la Costa
instacron:Corporación Universidad de la Costa

[EN] Wireless sensor networks have a wide range of applications and many pending challenges, especially those related to the evolution of digital electronics, bandwidth, reduction of implementation costs, network coverage and processing capacity. Thi

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::ecb74dfbe54be17c3674c06c8bfc0c13
https://polipapers.upv.es/index.php/RIAI/article/view/12301

Diseño de arquitecturas empotradas para la implementación en tiempo real de redes neuronales profundas

Autor: Martín Catalán, Jorge

Publikováno v: e_Buah Biblioteca Digital Universidad de Alcalá
instname

Este documento detalla la implementación de algoritmos de Deep Learning en distintos tipos de plataformas embebidas como son los SoC/FPGA y los microprocesadores. Además se comparan las diferencias en términos de latencias, errores de cuantificaci

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::2465a044706fef55aa078341dce7d8b5
https://hdl.handle.net/10017/53117

Adaptación de una implementación de microprocesador RISC­V segmentado para ser usada en sistemas SOC basados en un estándar de bus Avalon

Autor: Martínez Sánchez, Pablo

Publikováno v: RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname

[ES] El objetivo del presente trabajo es adaptar un core IP de un microprocesador RISC-V segmentado para que pueda ser usado en sistemas SOC basados en buses Avalon. El core IP adaptado implementa una arquitectura RISC-V segmentada con soporte parcia

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::568297ba3b7d6cc98dd83593248d5169
http://hdl.handle.net/10251/174480

Estudio de implementación de SoCs sobre FPGAs de bajo coste para aplicaciones de IA (Inteligencia Artificial)

Autor: Prieto López, Pablo

Publikováno v: Addi. Archivo Digital para la Docencia y la Investigación
instname

El interés actual por trasladar el grueso de la computación de multitud de aplicaciones al borde (Edge Computing), en particular en sistemas basados en Inteligencia Artificial y Machine Learning IA/ML, responde a la necesidad de garantizar la respu

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::07d1cb4ff41628488b95622e15043e79
http://hdl.handle.net/10810/54048