Zobrazeno 1 - 10
of 10
pro vyhledávání: '"Mark Yelverton"'
Publikováno v:
2018 International Symposium on Semiconductor Manufacturing (ISSM).
In semiconductor manufacturing, traditional root cause analysis using FDC summary data is not always effective in solving complex issues, especially when the defect signals are too subtle to detect. Full trace analytics enables the discovery of these
Autor:
Lipkong Yap, Young Ki Kim, Lokesh Subramany, Hong Wei, Karsten Gutjahr, Jie Gao, Ram Karur-Shanmugam, Pedro Herrera, Woong Jae Chung, Joungchel Lee, Chen Li, Anna Golotsvan, Vidya Ramanathan, Mark Yelverton, Kevin Huang, Lester Wang, Jeong Soo Kim, John Tristan, Bill Pierson, Ching-Hsiang Hsu
Publikováno v:
Metrology, Inspection, and Process Control for Microlithography XXVIII.
As leading edge lithography moves to advanced nodes in high-mix, high-volume manufacturing environment, automated control of critical dimension (CD) within wafer has become a requirement. Current control methods to improve CD uniformity (CDU) general
Autor:
Karsten Gutjahr, Vidya Ramanathan, Ramkumar Karur-Shanmugam, Sven Jug, Lipkong Yap, Woong Jae Chung, Yulei Sun, William Pierson, Jeong Soo Kim, Chin-Chou Kevin Huang, Young Ki Kim, John Tristan, Chen Li, Lokesh Subramany, Brent Riggs, Mark Yelverton, John C. Robinson
Publikováno v:
Metrology, Inspection, and Process Control for Microlithography XXVIII.
As photolithography will continue with 193nm immersion multiple patterning technologies for the leading edge HVM process node, the production overlay requirement for critical layers in logic devices has almost reached the scanner hardware performance
Autor:
Gaurav K. Agrawal, Mark Yelverton
Publikováno v:
Metrology, Inspection, and Process Control for Microlithography XXVIII.
The quest to create robust control solutions for Photolithography processes is an ongoing matter. Over the past few decades several threaded and non-threaded Run-to-Run (RtR) control solutions have been introduced addressing various specific Lithogra
Autor:
Yun Tao Jiang, Mark Yelverton, Shyam Pal, Subramany Lokesh, Yayi Wei, Bumhwan Jeon, Sohan Singh Mehta, Chen Li
Publikováno v:
SPIE Proceedings.
Advanced thermal annealing processes used for transistor enhancing for the state of the art process nodes induce wafer grid deformations. RTA (Rapid Thermal Anneal) and LSA (Laser Scanning Anneal) processes are a few examples. High Order Wafer Alignm
Autor:
Karsten Gutjahr, Joungchel Lee, Ram Karur-Shanmugam, Young Ki Kim, Hong Wei, Mark Yelverton, Jeong Soo Kim, Bill Pierson, Roie Volkovich, Jie Gao, Pedro Herrera, Jerry Cheng, Kevin Huang
Publikováno v:
SPIE Proceedings.
As leading edge lithography moves to advanced nodes which requires better critical dimension (CD) control ability within wafer. Current methods generally make exposure corrections by field via factory automation or by sub-recipe to improve CD uniform
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Periodical
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Periodical
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.