Zobrazeno 1 - 7
of 7
pro vyhledávání: '"Mallappa, Uday"'
Autor:
Yang, Haichao, Song, Chang Eun, Xu, Weihong, Khaleghi, Behnam, Mallappa, Uday, Shah, Monil, Fan, Keming, Kang, Mingu, Rosing, Tajana
This paper introduces FSL-HDnn, an energy-efficient accelerator that implements the end-to-end pipeline of feature extraction, classification, and on-chip few-shot learning (FSL) through gradient-free learning techniques in a 40 nm CMOS process. At i
Externí odkaz:
http://arxiv.org/abs/2409.10918
The floorplanning of Systems-on-a-Chip (SoCs) and of chip sub-systems is a crucial step in the physical design flow as it determines the optimal shapes and locations of the blocks that make up the system. Simulated Annealing (SA) has been the method
Externí odkaz:
http://arxiv.org/abs/2405.05495
Floorplanning for systems-on-a-chip (SoCs) and its sub-systems is a crucial and non-trivial step of the physical design flow. It represents a difficult combinatorial optimization problem. A typical large scale SoC with 120 partitions generates a sear
Externí odkaz:
http://arxiv.org/abs/2405.05480
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Ajayi, Tutu, Chhabria, Vidya A., Fogaça, Mateus, Hashemi, Soheil, Hosny, Abdelrahman, Kahng, Andrew B., Minsoo Kim, Jeongsup Lee, Mallappa, Uday, Neseem, Marina, Pradipta, Geraldo, Reda, Sherief, Saligane, Mehdi, Sapatnekar, Sachin S., Sechen, Carl, Shalan, Mohamed, Swartz, William, Lutong Wang, Zhehong Wang, Mingyu Woo
Publikováno v:
DAC: Annual ACM/IEEE Design Automation Conference; 2019, Issue 56, p1315-1318, 4p