Stacked-Wires FETs for Advanced CMOS Scaling

Autor: S. Barraud, V. Lapras, M.P. Samson, B. Previtali, J.M. Hartmann, N. Rambal, C. Vizioz, V. Loup, C. Comboroure, F. Triozon, N. Bernier, D. Cooper, M. Vinet

Publikováno v: 2017 International Conference on Solid State Devices and Materials (SSDM 2017)
2017 International Conference on Solid State Devices and Materials (SSDM 2017), Sep 2017, Sendaï, Japan

International audience; We present recent progress on vertically stacked-wires MOSFETs with a replacement metal gate process for CMOS scaling beyond FinFET technology. Key technological challenges (such as 3D integration process including inner space

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::1a52597d3edf5f61ac25e77775b1678e
https://doi.org/10.7567/ssdm.2017.e-2-01

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.