Zobrazeno 1 - 10
of 14
pro vyhledávání: '"M. S. Tsay"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
M.-S. Tsay, L. Brust
Publikováno v:
IEEE Spectrum. 30:40-43
The advent of silicon chips that operate at 3 V and combine both analog and digital circuitry is discussed, and the engineering issues associated with 3 V mixed signal design are examined. The use of mixed-signal circuitry in communications applicati
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::b53d731b04984e9dbf161b0d9493b1e6
https://doi.org/10.1109/6.223640
https://doi.org/10.1109/6.223640
Publikováno v:
Proceedings Ninth Annual IEEE International ASIC Conference and Exhibit.
With the tremendous advances in process technology, ASIC integration capability has reached new levels that allow for developing complete systems on a chip, or system level ASICs. However, just because the silicon capabilities allow for these system
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::81d875a435325d06362d707ed6a02b92
https://doi.org/10.1109/asic.1996.551950
https://doi.org/10.1109/asic.1996.551950
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
C.Y. Chen, M. S. Tsay, R. H. Krambeck, P. P. Thomas, A. K. Goksel, F.D. LaRocca, L.-P. Mai, D.G. Clemons
Publikováno v:
IEEE Journal of Solid-State Circuits. 24:592-596
The design of a single chip (WE-32201) that includes both a content-addressable memory-based management unit and a large data/instruction cache is described. The chip belongs to AT&T's WE-32200 chip set and is fabricated using a 1 mu m twin tub CMOS
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::d1bfa39a6fde3ea6f314a7f6a1bc0be8
https://doi.org/10.1109/4.32012
https://doi.org/10.1109/4.32012
Publikováno v:
IEEE Journal of Solid-State Circuits. 21:396-399
Some aspects of design of a VLSI floating-point chip, which provides the WE/spl registered/32100 microprocessor with math acceleration capabilities, are described. The chip is implemented in 1.75-/spl mu/m twin-tub CMOS II technology [2] and contains
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::19f3f1f3c65b28534a980a636286d6d7
https://doi.org/10.1109/jssc.1986.1052540
https://doi.org/10.1109/jssc.1986.1052540
Publikováno v:
ESSCIRC '88: Fourteenth European Solid-State Circuits Conference.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::99c6ab5275da3d348be51fa9ace0f7c4
https://doi.org/10.1109/esscirc.1988.5468474
https://doi.org/10.1109/esscirc.1988.5468474
Publikováno v:
ESSCIRC '85: 11th European Solid-State Circuits Conference.
Some aspects of design of a VLSI floating-point chip, which provides the WE/spl registered/32100 microprocessor with math acceleration capabilities, are described. The chip is implemented in 1.75-/spl mu/m twin-tub CMOS II technology [2] and contains
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::21e0579284678ab8d756ec2cd2328399
https://doi.org/10.1109/esscirc.1985.5467761
https://doi.org/10.1109/esscirc.1985.5467761
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.