Zobrazeno 1 - 5
of 5
pro vyhledávání: '"M. Pallachalil"'
Autor:
H. Oguma, T. Bolom, Y. Oda, S. O. Kim, C. Child, S. Allen, G. Bonilla, R. Schiwon, B. Kim, G. Osborne, B. Sundlof, T. Takewaki, E. Kaltalioglu, A. Grill, Q. Fang, D. Edelstein, H. Aizawa, T. Oki, B. Engel, A. Thomas, G. Ribes, S. Hirooka, G. Biery, K. Fujii, S. Molis, H. Sheng, R. Augur, M. Pallachalil, H. Shobha, D. Restaino, H. Masuda, J. H. Ahn, D. Kioussis, Terry A. Spooner, G. Zhang, L. Clevenger, Chao-Kun Hu, R. Quon, Stephen M. Gates, A. Simon, B. Hamieh, Paulo Ferreira, S. M. Singh, E. T. Ryan, R. Sampson, T. Fryxell, A. Ogino, H. Minda, B. Sapp, Richa Gupta, C. Labelle, T. Nogami, E. Wornyo, E. Shimada, T. Daubenspeck, T. J. Tang, T. Shaw, D. Permana, R. Srivastava
Publikováno v:
Microelectronic Engineering. 92:42-44
A cost effective 28nm CMOS Interconnect technology is presented for 28nm node high performance and low power applications. Full entitlement of ultra low-k (ULK) inter-level dielectric is enabled. Copper wiring levels can be combined up to a total of
Autor:
Eduard A. Cartier, X. Chen, Pierre Malinge, L. Kang, T. Watanabe, Michael P. Belyansky, L. Economikos, O. Menut, Vijay Narayanan, C. Reddy, R. Divakaruni, Y.H. Park, Ravi Prakash Srivastava, M. Pallachalil, R. Koshy, Dominic J. Schepis, P. Montanini, Keith Kwong Hon Wong, M. Eller, Park Sejun, A. Ogino, H. Mallela, U. Kwon, T. Shimizu, W. Cote, Jay W. Strane, Srikanth Samavedam, M. Chae, Anurag Mittal, R. Sampson, J. Meiring, R. Joy, Huiling Shang, S. Soss, X. Yang, Keith H. Tabakman, M. Oh, W. Lai, C. Tran, S. Jain, E. Josse, D. Codi, H.V. Meer, B.Y. Kim, Jung-Geun Kim, Jin Bum Kim, C. Goldberg, Henry K. Utomo, J. Ciavatti, Barry Linder, R. Vega, W. Neumueller, J. Muncy, Kyung-hwan Cho, Scott J. Bukofsky, Alvin G. Thomas, Dinesh Koli, Katherina Babich, Bomi Kim, S. Lian, E. Alptekin, Y. Liu, S. H. Rhee, X. Wu, R. Arndt, W.L. Tan, Frederic Lalanne, Nam-Sung Kim, Ravikumar Ramachandran, K.Y. Lee, M.H. Nam, Randy W. Mann, Il-Ryong Kim, Yujun Li, V. Sardesai, Siddarth A. Krishnan, C. Tian, D. Levedakis, Seung-Kwon Kim, Jedon Kim, M. Celik, F. Matsuoka, M. Weybright, J. Sudijono, M. Aminpur, B. Hamieh, Greg Northrop, J.W. Lee
Publikováno v:
2012 Symposium on VLSI Technology (VLSIT).
In this paper, we present a high performance planar 20nm CMOS bulk technology for low power mobile (LPM) computing applications featuring an advanced high-k metal gate (HKMG) process, strain engineering, 64nm metal pitch & ULK dielectrics. Compared w
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.