Zobrazeno 1 - 10
of 9 212
pro vyhledávání: '"Loop unrolling"'
Autor:
Meyer, Bertrand
Techniques to achieve various forms of test coverage, such as branch coverage, typically do not iterate loops; in other words, they treat a loop as a conditional, executed zero or one time. Existing work by the author and collaborators produces test
Externí odkaz:
http://arxiv.org/abs/2403.08923
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
A proper circular-arc (PCA) model is a pair $M = (C, A)$ where $C$ is a circle and $A$ is a family of inclusion-free arcs on $C$ whose extremes are pairwise different. The model $M$ represents a digraph $D$ that has one vertex $v(a)$ for each $a \in
Externí odkaz:
http://arxiv.org/abs/2202.10527
Autor:
Balamane, Asma, Taklit, Zina
Optimizing programs requires deep expertise. On one hand, it is a tedious task, because it requires a lot of tests to find out the best combination of optimizations to apply with their best factors. On the other hand, this task is critical, because i
Externí odkaz:
http://arxiv.org/abs/1911.03991
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
Navarathna, H. M R D B; Radhakrishnan, S.; Ragel, R.G., "Loop unrolling in multi-pipeline ASIP design," Industrial and Information Systems (ICIIS), 2009 International Conference on , pp.306-311, 28-31 Dec. 2009
Application Specific Instruction-set Processor (ASIP) is one of the popular processor design techniques for embedded systems which allows customizability in processor design without overly hindering design flexibility. Multi-pipeline ASIPs were propo
Externí odkaz:
http://arxiv.org/abs/1402.0671
Publikováno v:
Applied Computing and Informatics, Vol 13, Iss 2, Pp 184-193 (2017)
Worst-case execution time (WCET) is a parameter necessary to guarantee timing constraints on real-time systems. The higher the worst-case execution time of tasks, the higher will be the resource demand for the associated system. The goal of this pape
Externí odkaz:
https://doaj.org/article/22ce765bc34240cab628b962d8fef2c6
Publikováno v:
In Applied Computing and Informatics July 2017 13(2):184-193