Zobrazeno 1 - 10
of 597
pro vyhledávání: '"Latch-up"'
Autor:
Ming-Dou Ker, Zi-Hong Jiang
Publikováno v:
IEEE Journal of the Electron Devices Society, Vol 11, Pp 141-152 (2023)
In CMOS chips, the wider layout rules were traditionally applied to overcome latch-up issues. However, the chip area with wider layout rules was often enlarged, and in turn the chip cost was also increased. To effectively improve latch-up immunity wi
Externí odkaz:
https://doaj.org/article/35a58b0a15524d7ba1c46ddc5c8cd900
Publikováno v:
Nanomaterials, Vol 14, Iss 6, p 493 (2024)
In this study, we examine the electrical characteristics of triple-gate feedback field-effect transistors (TG FBFETs) over a temperature range of −200 °C to 280 °C. With increasing temperature from 25 °C to 280 °C, the thermally generated charg
Externí odkaz:
https://doaj.org/article/f5319dbadc794829abff0ea629f95379
Publikováno v:
Yuanzineng kexue jishu, Vol 56, Iss 4, Pp 758-766 (2022)
SRAM with high density CMOS technology is extremely sensitive to single event latch�up, so it is necessary to adopt corresponding protection strategies in space applications. For CTOS with reduced radiation resistance, circuit level protection beco
Externí odkaz:
https://doaj.org/article/a0dcf618bbb74194a6231ed2fa9f7d84
Autor:
Zi-Hong Jiang, Ming-Dou Ker
Publikováno v:
IEEE Journal of the Electron Devices Society, Vol 10, Pp 516-524 (2022)
As the high-voltage (HV) and low-voltage (LV) circuits are integrated together in a common silicon substrate, the parasitic latch-up path between neighboring HV and LV circuits with limited spacing in layout would be triggered into latch-up state to
Externí odkaz:
https://doaj.org/article/611b108235154981871b5f39b9f69913
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
IEEE Journal of the Electron Devices Society, Vol 8, Pp 864-872 (2020)
This paper studies a composite power n-channel lateral-diffused MOSFET device with a super junction (SJ) and parasitic silicon-controlled rectifier structure (nLDMOS-SJ-SCR) in the drain side, which can be used for electrostatic discharge (ESD) and l
Externí odkaz:
https://doaj.org/article/c553c865860a4bfa9899949e3fa36e0c
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.