Zobrazeno 1 - 10
of 10
pro vyhledávání: '"L. Sudakov-Boreysha"'
Publikováno v:
Sensors and Actuators B: Chemical. 98:18-27
The paper presents a novel readout configuration for ISFET sensors based on Wheatstone-Bridge connection. This design technique allows on-chip integration, temperature compensation and measurements from ISFET/REFET pairs. The circuit is capable of op
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::9ccad681156090fb4f8f880f45906f39
https://doi.org/10.1016/j.snb.2003.07.017
https://doi.org/10.1016/j.snb.2003.07.017
Publikováno v:
Sensors and Actuators B: Chemical. 97:122-131
CIMP (complementary ISFET/MOSFET pair)—a novel technique for implementation of readout interface in CMOS ISFET-based microsystems is described. This design technique allows body effect elimination, temperature compensation and design simplicity, wh
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::4f7107f93417cee86dc7d5ce580c1d19
https://doi.org/10.1016/j.snb.2003.08.007
https://doi.org/10.1016/j.snb.2003.08.007
Publikováno v:
ICECS
This work presents the main challenges in ISFET encapsulation. It analyzes SU8 drawbacks as an encapsulant and presents a novel flip-chip bonding packaging concept.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::8a22daf35c179eb84cf59f568a07ae65
https://doi.org/10.1109/icecs.2004.1399736
https://doi.org/10.1109/icecs.2004.1399736
Publikováno v:
ICECS
This work presents new concepts of ISFET encapsulations for catheters in brain in-vivo monitoring. Plain-chip and flip-chip bonding techniques are introduced. In both techniques, a pseudo-reference electrode is implemented.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::45ef2693e3240ddd64885efd7ece5ca8
https://doi.org/10.1109/icecs.2004.1399708
https://doi.org/10.1109/icecs.2004.1399708
Publikováno v:
21st IEEE Convention of the Electrical and Electronic Engineers in Israel. Proceedings (Cat. No.00EX377).
This paper focuses on the floating gate structure that is the basis of the floating gate ISFET. The study is based on the Floating Gate Electrolyte Insulator Semiconductor (FGEIS) capacitor, which is the parallel structure to the Metal Oxide Semicond
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::b8165a9d62e57a3946e30175ed2a90f5
https://doi.org/10.1109/eeei.2000.924320
https://doi.org/10.1109/eeei.2000.924320
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.