Zobrazeno 1 - 10
of 21
pro vyhledávání: '"Kumar Munusamy"'
Publikováno v:
Engineering Science and Technology, an International Journal, Vol 20, Iss 1, Pp 35-40 (2017)
The 1-bit adder circuits are schematized using pass transistor logic (PTL) technique, that’s optimized by the Shannon expansion theorem. The proposed 32 bit carry increment adder (CIA) circuit is designed by bit slice method. The CIA adder layout g
Externí odkaz:
https://doaj.org/article/abb2c1e49e6c4fb8b50d5940b7386ef0
Acetamide-based deep eutectic solvents as efficient electrolytes for K–MnHCFe//Zn dual-ion batteries
Publikováno v:
In Journal of Power Sources 15 September 2024 614
Publikováno v:
In Journal of Energy Storage 30 May 2024 88
Autor:
Venkata Krishna, Karempudi, Murugan, Jimmantiyur Madhappan, Khan, Haroon, Kumar, Munusamy, Veeramanikandan, Veeramani, Hatamleh, Ashraf Atef, Al-Dosary, Munirah Abdullah, Venkatachalam, Karthikeyan, Balaji, Paulraj
Publikováno v:
In Journal of King Saud University - Science December 2023 35(9)
Autor:
Venkatesan Cherappa, Thamaraimanalan Thangarajan, Sivagama Sundari Meenakshi Sundaram, Fahima Hajjej, Arun Kumar Munusamy, Ramalingam Shanmugam
Publikováno v:
Sensors, Vol 23, Iss 5, p 2788 (2023)
Today’s critical goals in sensor network research are extending the lifetime of wireless sensor networks (WSNs) and lowering power consumption. A WSN necessitates the use of energy-efficient communication networks. Clustering, storage, communicatio
Externí odkaz:
https://doaj.org/article/70cc0e4df57a45a084e8af800eca3d38
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
Engineering Science and Technology, an International Journal, Vol 20, Iss 1, Pp 35-40 (2017)
The 1-bit adder circuits are schematized using pass transistor logic (PTL) technique, that’s optimized by the Shannon expansion theorem. The proposed 32 bit carry increment adder (CIA) circuit is designed by bit slice method. The CIA adder layout g
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::4f5aa0603225be26d37824666b4272d6
Autor:
Daniel C. K. Kho, Kumar Munusamy
Publikováno v:
2014 11th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON).
Transaction-level Modeling (TLM) and bus functional modeling (BFM) are widely-used techniques for functional verification of digital systems. Many modern systems-on-chip (SoC), network-on-chip (NoC), application-specific integrated circuit (ASIC), an
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::3655038186c2a7e9937a6bdde81818c3
https://doi.org/10.1109/ecticon.2014.6839715
https://doi.org/10.1109/ecticon.2014.6839715