Zobrazeno 1 - 10
of 380
pro vyhledávání: '"Kise, Kenji"'
In this paper, we propose a high-performance RISC-V soft processor with an efficient fetch unit supporting the compressed instructions targeting on FPGA. The compressed instruction extension in RISC-V can reduce the program size by about 25%. But it
Externí odkaz:
http://arxiv.org/abs/2011.11246
RISC-V, an open instruction set architecture, is getting the attention of soft processor developers. Implementing only a basic 32-bit integer instruction set of RISC-V, which is defined as RV32I, might be satisfactory for embedded systems. However, m
Externí odkaz:
http://arxiv.org/abs/2010.16171
RISC-V is an open and royalty free instruction set architecture which has been developed at the University of California, Berkeley. The processors using RISC-V can be designed and released freely. Because of this, various processor cores and system o
Externí odkaz:
http://arxiv.org/abs/2002.03576
RISC-V is a RISC based open and loyalty free instruction set architecture which has been developed since 2010, and can be used for cost-effective soft processors on FPGAs. The basic 32-bit integer instruction set in RISC-V is defined as RV32I, which
Externí odkaz:
http://arxiv.org/abs/2002.03568
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Chu, Van Thiem, Kise, Kenji
Publikováno v:
IEICE transactions on information and systems. (no. 10):1925-1941
Autor:
Kise, Kenji
Publikováno v:
VLSI Design and Test for Systems Dependability. :635-643
Publikováno v:
In Parallel Computing 2006 32(3):231-250