Zobrazeno 1 - 10
of 84
pro vyhledávání: '"K.P. Pande"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
S. Ashok, K.P. Pande
Publikováno v:
Solar Cells. 14:61-81
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::c0b8681150a779839391b50b5faf8ff4
https://doi.org/10.1016/0379-6787(85)90007-9
https://doi.org/10.1016/0379-6787(85)90007-9
Publikováno v:
IEEE Transactions on Electron Devices. 35:1580-1584
Reports a selective dry-etching technique for GaAs MESFET gate recessing, where a thin AlGaAs etch stop is used to precisely control the recess depth. Selective dry etching was achieved by using a CCl/sub 2/F/sub 2//He gas mixture yielding a selectiv
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::a3249dd1c246af368b96cd582c2139ed
https://doi.org/10.1109/16.7356
https://doi.org/10.1109/16.7356
Publikováno v:
IEEE Transactions on Electron Devices. 35:1412-1418
The passivation of GaAs MESFETs with plasma-enhanced chemical-vapor-deposited (PECVD) silicon nitride films of both compressive and tensile stress is reported. Elastic stresses included in GaAs following nitride passivation can produce piezoelectric
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::b094d2192cddff0dc1243a3ad9025eda
https://doi.org/10.1109/16.2573
https://doi.org/10.1109/16.2573
Publikováno v:
Solid-State Electronics. 30:253-258
An optimal annealing process was developed for sintering AuGe ohmic contacts to ion-implanted semi-insulating InP substrates. Contacts were annealed using a standard furnace, graphite strip heater and a lamp annealer. Alloying at 375°C for 3 min
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::01d58bb97f1a7cf31083ed6995ad038b
https://doi.org/10.1016/0038-1101(87)90180-8
https://doi.org/10.1016/0038-1101(87)90180-8
Autor:
K.P. Pande, D. Gutierrez
Publikováno v:
Solid-State Electronics. 28:1045-1048
High-speed, direct-coupled FET logic and inverter integrated circuits were fabricated with InP-MISFETs incorporating, for the first time, a plasma-SiO 2 gate insulator. These circuits employed 3-μm gate-length MISFET drivers and MESFETs as the load.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::43086589478f2693b8f020b277868b4e
https://doi.org/10.1016/0038-1101(85)90037-1
https://doi.org/10.1016/0038-1101(85)90037-1
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Robert J. Schuelke, K.P. Pande
Publikováno v:
IEEE Transactions on Semiconductor Manufacturing. 2:29-31
A modified version of a recently proposed cost model for millimeter and microwave integrated circuits is applied to the cost analysis of optoelectronic integrated circuits. The particular example that is examined is a four-function receiver module fo
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::dd6cf6a1cc0697f8be199192452c7050
https://doi.org/10.1109/66.17001
https://doi.org/10.1109/66.17001
Publikováno v:
IEEE Transactions on Electron Devices. 31:506-508
A simple capless annealing technique for post-implantation annealing of a GaAs wafer is described. The technique incorporates a novel boat design and uses InAs as the source of arsenic overpressure. Using this technique, wafers annealed at 850°C sho
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::874387e89af85ba3cd69ede4d78cf0a0
https://doi.org/10.1109/t-ed.1984.21557
https://doi.org/10.1109/t-ed.1984.21557