Zobrazeno 1 - 10
of 61
pro vyhledávání: '"Jose A. Tierno"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
Annales Zoologici Fennici, 1998 Jan 01. 35(4), 225-230.
Externí odkaz:
https://www.jstor.org/stable/23735613
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Christian W. Baks, Sergey V. Rylov, Daniel J. Friedman, Herschel A. Ainspan, Timothy O. Dickson, Michael P. Beakes, Ping-Hsuan Hsieh, Jose A. Tierno, Ankur Agrawal, Young H. Kwark, Seongwon Kim, Lei Shan, Mark Ferriss, Alexander V. Rylyakov, Yong Liu, John F. Bulzacchelli, Benjamin D. Parker
Publikováno v:
IEEE Journal of Solid-State Circuits. 50:1917-1931
A power-scalable 2 Byte I/O operating at 12 Gb/s per lane is reported. The source-synchronous I/O includes controllable TX driver amplitude, flexible RX equalization, and multiple deskew modes. This allows power reduction when operating over low-loss
Autor:
Mark Ferriss, Xin Li, Soner Yaldiz, Mihai Sanduleanu, Fa Wang, Jean-Olivier Plouchart, Alberto Valdes-Garcia, Bodhisatwa Sadhu, Daniel J. Friedman, Shupeng Sun, Arun Natarajan, Larry Pileggi, Benjamin D. Parker, Jose A. Tierno
Publikováno v:
IEEE Transactions on Circuits and Systems I: Regular Papers. 61:2243-2252
The advent of the nanoscale integrated circuit (IC) technology makes high performance analog and RF circuits increasingly susceptible to large-scale process variations. On-chip self-healing has been proposed as a promising remedy to address the varia
Publikováno v:
IEEE Journal of Solid-State Circuits. 49:1027-1035
A hybrid PLL is introduced, which features a simple switched resistor analog proportional path filter in parallel with a highly digital integral path. The integral path control scheme for the LC-tank VCO includes a novel linearly scaled capacitor ban
Autor:
Bodhisatwa Sadhu, Benjamin D. Parker, Scott Reynolds, Ramesh Harjani, Jean-Olivier Plouchart, Arun Natarajan, Aydin Babakhani, Mark Ferriss, Jose A. Tierno, Daniel Friedman, Soner Yaldiz, Michael P. Beakes, Alberto Valdes-Garcia, Larry Pileggi, Alexander V. Rylyakov
Publikováno v:
IEEE Transactions on Circuits and Systems I: Regular Papers. 60:2009-2017
A 23.5 GHz 32 nm SOI-CMOS PLL with 30% frequency tuning range features an adaptively biased VCO. The adaptive biasing scheme lowers the average PLL power consumption from 34 mW to 27.2 mW, while keeping the jitter below 1.3° RMS across all frequency
Autor:
John B. Carter, Alan J. Drake, Michael Stephen Floyd, Bishop Brock, Malcolm S. Allen-Ware, Charles R. Lefurgy, Robert W. Berry, Jose A. Tierno
Publikováno v:
IEEE Micro. 33:35-45
Microprocessor voltage levels traditionally include substantial margin to ensure reliable operation despite variations in manufacturing, workload, and environmental parameters. This margin allows the microprocessor to function correctly during worst-