Zobrazeno 1 - 4
of 4
pro vyhledávání: '"Jerinic´, Vasco"'
Ein stetig wachsender Anteil des Aufwands zum Entwurf digitaler Schaltungen entfällt auf die funktionale Verifikation. Der Verifikationsraum als Menge aller möglichen Kombinationen von Attributen einer Komponente, d. h. der Parameter und Eingangsda
Autor:
Jerinic, Vasco
Beim Austausch von Intellectual Properties (IP) entsteht das Problem, daß der Anwender oftmals nicht sicher feststellen kann, ob die gewünschte Parameterkombination unterstützt wird bzw. ob die IP mit den gewünschten Einstellungen korrekt arbeite
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=od_______218::26e87f96bdbf204d7b4eaee17b7d3984
https://monarch.qucosa.de/id/qucosa:18310
https://monarch.qucosa.de/id/qucosa:18310
Publikováno v:
2006 International Symposium on Communications & Information Technologies; 2006, p1179-1184, 6p
Autor:
Jerinic, Vasco
Beim Austausch von Intellectual Properties (IP) entsteht das Problem, daß der Anwender oftmals nicht sicher feststellen kann, ob die gewünschte Parameterkombination unterstützt wird bzw. ob die IP mit den gewünschten Einstellungen korrekt arbeite