Zobrazeno 1 - 10
of 12
pro vyhledávání: '"J.S. Humble"'
Autor:
K. Fritz, M.A. Daun-Lindberg, J.F. Prairie, J.S. Humble, E.S. Daniel, D.J. Schwab, R.A. Kertis, Barry K. Gilbert, R.A. Philpott
Publikováno v:
IEEE Journal of Solid-State Circuits. 44:2295-2311
The design and wafer probe test results of a 5-bit SiGe flash ADC are presented. The integrated circuit, fabricated in a 200/250 GHz fT/Fmax, SiGe BiCMOS technology, provides a 5-bit analog to digital conversion with dual Nyquist operation at sample
Publikováno v:
2010 IEEE International Frequency Control Symposium.
In this paper, we report on the development of a microwave VCO, optimized for Chip Scale Atomic Clock (CSAC) applications. The VCO combines a tunable LC oscillator and a variable-gain output driver on a single integrated circuit. Compared to a conven
Autor:
K.A. Fritz, R.A. Philpott, Barry K. Gilbert, J.S. Humble, M.A. Daun-Lindberg, R.A. Kertis, E.S. Daniel, J.F. Prairie, D.J. Schwab
Publikováno v:
2008 IEEE Bipolar/BiCMOS Circuits and Technology Meeting.
The design and wafer probe test results of a 5-bit SiGe ADC are presented. The integrated circuit, fabricated in a 200/250 GHz fT/Fmax, SiGe BiCMOS technology, provides a 5-bit analog to digital conversion with input tone frequencies up to 20 GHz and
Publikováno v:
CICC
The design and wafer probe test results of a 20 Gb/s Source-Series Terminated SerDes transmitter are presented. The integrated circuit, fabricated in a 65 nm bulk CMOS technology, transmits pre-emphasized data through the use of a 4-tap feed-forward
Autor:
P.J. Riemer, Barry K. Gilbert, E.S. Daniel, J.S. Humble, B.A. Randall, Jonathan Darrel Coker, J.F. Prairie
Publikováno v:
2007 IEEE/MTT-S International Microwave Symposium.
We present the development of a Ka-band (28-33 GHz) power amplifier designed in a 200/250 GHz fT/fmax, SiGe BiCMOS technology (IBM 8HP). A 4-way microstrip-based power amplifier using on-chip Wilkinson power combiners is described. To our knowledge,
Publikováno v:
ISSCC
A clock duty-cycle correction circuit that accepts input duty cycles ranging from 30% to 70% and maintains a user-selectable output duty cycle over a frequency range of 500MHz to 6GHz is demonstrated. The output duty cycle is selectable from 41.25% t
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.