Zobrazeno 1 - 10
of 1 049
pro vyhledávání: '"J. Pfleiderer"'
Autor:
C. Beuschel, H.-J. Pfleiderer
Publikováno v:
Advances in Radio Science, Vol 7, Pp 213-218 (2009)
Im vorliegenden Beitrag wird eine universelle Decoderarchitektur für einen Low-Density Parity-Check (LDPC) Code Decoder vorgestellt. Anders als bei den in der Literatur häufig beschriebenen Architekturen für strukturierte Codes ist die hier vorges
Externí odkaz:
https://doaj.org/article/566636a3bd1e4d108dfaf50578559781
Publikováno v:
Advances in Radio Science, Vol 6, Pp 113-118 (2008)
Binary multiplication continues to be one of the essential arithmetic operations in digital circuits. Even though field-programmable gate arrays (FPGAs) are becoming more and more powerful these days, the vendors cannot avoid implementing multiplicat
Externí odkaz:
https://doaj.org/article/37278c96eb814eafb9a927fe3b88df58
Autor:
S. Lachowicz, H.-J. Pfleiderer
Publikováno v:
Advances in Radio Science, Vol 6, Pp 233-237 (2008)
The paper presents a novel method of evaluating the square root function in FPGA. The method uses a linear approximation subsystem with a reduced size of a look-up table. The reduction in the size of the lookup table is twofold. Firstly, a simple lin
Externí odkaz:
https://doaj.org/article/1d0eb33490a5403faad46b1c1cf5ed81
Publikováno v:
Advances in Radio Science, Vol 4, Pp 231-236 (2006)
The importance of reconfigurable hardware is increasing steadily. For example, the primary approach of using adaptive systems based on programmable gate arrays and configurable routing resources has gone mainstream and high-performance programmable l
Externí odkaz:
https://doaj.org/article/07e2549218184a3894423346b1a9b055
Autor:
W. Schlecker, H.-J. Pfleiderer
Publikováno v:
Advances in Radio Science, Vol 4, Pp 237-242 (2006)
Um bei der Implementierung von digitalen Signalverarbeitungsalgorithmen den Hardwareaufwand zu mini-mieren, kann die Wortbreite der einzelnen Berechnungen optimiert werden. Dabei müssen die entstehenden Quantisierungsfehler berücksichtigt werden. I
Externí odkaz:
https://doaj.org/article/d5500f5f38054a50b460110be5457ed4
Autor:
M. Bschorr, H.-J. Pfleiderer, P. Benkart, A. Kaiser, A. Munding, E. Kohn, A. Heittmann, H. Hübner, U. Ramacher
Publikováno v:
Advances in Radio Science, Vol 4, Pp 225-229 (2006)
This work presents a system to increase the yield of a novel 3-D chip integration technology. A built-in self-test and a routing system have been developed to identify and avoid faults on vertical connections between different stacked chips. The 3-D
Externí odkaz:
https://doaj.org/article/4e7c7aff203a4ea09e7d0b35e2465389
Autor:
O. A. Pfänder, H.-J. Pfleiderer
Publikováno v:
Advances in Radio Science, Vol 3, Pp 319-323 (2005)
Im Hinblick auf Flexibilität und Effizienz beim modernen Schaltungsentwurf lohnt es sich oft, arithmetische Basiseinheiten mit passend gewählter fixer Wortlänge so zu erweitern, daß sich in Zusammenschaltung mit anderen Elementen eine übergeordn
Externí odkaz:
https://doaj.org/article/bb7a1410135e4a618a041492d61dce2a
Publikováno v:
Advances in Radio Science, Vol 3, Pp 343-347 (2005)
Bei der Realisierung digitaler Schaltungen mit einem ASIC oder FPGA kann die Wortbreite der Berechnungen frei gewählt werden. Um die Fläche bzw. die benötigte Hardware zu minimieren, wird versucht, die Berechnungen mit minimaler Wortbreite zu impl
Externí odkaz:
https://doaj.org/article/64cc024698ba418f818c76279062a315
Autor:
M. Bschorr, H.-J. Pfleiderer, P. Benkart, A. Kaiser, A. Munding, E. Kohn, A. Heittmann, H. Hübner, U. Ramacher
Publikováno v:
Advances in Radio Science, Vol 3, Pp 305-310 (2005)
In der vorliegenden Arbeit wird eine Built-In Self-Test Schaltung (BIST) vorgestellt, welche die vertikalen Inter-Chip-Verbindungen in einer neuartigen 3D Schaltungstechnologie auf ihre Funktionalität zur Datenübertragung überprüft. Die 3D Techno
Externí odkaz:
https://doaj.org/article/38b0740d33a44edeb231e41d24aef699
Publikováno v:
Advances in Radio Science, Vol 2, Pp 211-214 (2004)
Complex integrated systems contain more and more on-chip components which exchange data and access memories via buses. To consider parasitic effects on bus structures during the early design phase appropriate models and wiring methods must be availab
Externí odkaz:
https://doaj.org/article/bb972f9f946147f2abb61c02d879d49c