Zobrazeno 1 - 5
of 5
pro vyhledávání: '"J. Duigan"'
Publikováno v:
11th IEEE Mediterranean Electrotechnical Conference (IEEE Cat. No.02CH37379).
This paper presents a video clock synthesiser. The block is programmable, it accepts input frequencies from 20 kHz to 5 MHz and produces output frequencies up to 200 MHz. The rms jitter is 20 ps and the phase drift is less than 0.5 ns which represent
Publikováno v:
ISCAS (4)
This paper presents a video clock synthesizer. The block is programmable; it accepts input frequencies from 20 kHz to 5 MHz and produces output frequencies up to 200 MHz. The synthesizer is designed to reduce phase drift in the output clock. This par
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.