Zobrazeno 1 - 10
of 16
pro vyhledávání: '"J. Anidjar"'
Autor:
K.R. Lakshmikumar, J. Anidjar
Publikováno v:
IEEE Journal of Solid-State Circuits. 34:111-115
This paper describes a CMOS line driver that operates from a 3 V power supply and delivers a peak current of about 100 mA to the load. The novel features of the circuit are high power efficiency, an output pulse shape and amplitude independent of pow
Publikováno v:
IEEE Journal of Solid-State Circuits. 32:312-320
A parallel-pipelined A/D converter with an area and power efficient architecture is described. By sharing amplifiers along the pipeline and also completely eliminating the amplifier from the last stage, an 8-b pipeline is realized using just three am
Publikováno v:
IEEE Journal of Solid-State Circuits. 27:1723-1729
A line driver with a high-swing output stage is reported. The prototype, in a 0.9- mu m CMOS technology, is capable of delivering 9 V/sub pp-diff/ with 80 dB linearity operating from a single 9 V/sub pp-diff/ 5 V supply. The nearly rail-to-rail volta
Autor:
O.E. Agazzi, C.M. Gerveshi, M.L. Heiskanen, R.B. Blake, T.R. Peterson, P.H. Tracy, M.R. Dwarakanath, R.F. Shaw, W.R. McDonald, V. Friedman, R.W. Walden, J. Kumar, D.L. Price, G.A. Wilson, J. Anidjar, H. Khorramabadi, N.L. Gottfried, J.M. Khoury, Nallepilli S. Ramesh
Publikováno v:
Proceedings of the IEEE Custom Integrated Circuits Conference.
Architectural and circuit innovations resulting in a 260mW single-chip ISDN U-interface transceiver wii h a range of more than 21Kft of AWG26 cable are described. These include a new scheme for jitter compensation using a two-phase decimator that res
Autor:
K. Nagaraj, Stephen H. Lewis, R.G. Renninger, R.S. Shariatdoust, J. Alsayegh, J. Anidjar, H.S. Fetterman
Publikováno v:
Proceedings of Custom Integrated Circuits Conference.
An efficient architecture for a pipelined A/D converter is described. By sharing amplifiers along the pipeline and also completely eliminating the amplifier from the last stage, an 8-bit converter is realized using just 3 amplifiers (instead of 7 amp
Autor:
M.R. Dwarakanath, P.H. Tracy, K.M. Tham, R. Ramachandran, K.R. Lakshmikumar, A.R. Mastrocola, D.E. Sherry, J. Anidjar, G.T. Brauns, S.A. Werner
Publikováno v:
1995 IEEE Symposium on Low Power Electronics. Digest of Technical Papers.
This paper describes the low-power techniques used to design the Clock/Data recovery, Jitter Filter and the high current Line Driver circuits in a Quad Line Interface for DS1/CEPT applications.
Publikováno v:
1983 International Electron Devices Meeting.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.