Výsledky vyhledávání - "Ioannou, D.E."

Akademický článek

ESD performance of 65 nm partially depleted n and p channel SOI MOSFETs

Autor: Mishra, R., Ioannou, D.E., Mitra, S., Gauthier, R., Seguin, C., Halbach, R.

Publikováno v: In Solid State Electronics April 2010 54(4):357-361

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Akademický článek

Silicon nanowire NVM with high-k gate dielectric stack

Autor: Zhu, Xiaoxiao, Gu, D., Li, Qiliang, Ioannou, D.E., Baumgart, H., Suehle, J.S., Richter, C.A.

Publikováno v: In Microelectronic Engineering 2009 86(7):1957-1960

Zobrazit plný text záznamu

Akademický článek

Silicon nanowire NVM cell using high- k dielectric charge storage layer

Autor: Zhu, X., Yang, Y., Li, Q., Ioannou, D.E., Suehle, J.S., Richter, C.A.

Publikováno v: In Microelectronic Engineering 2008 85(12):2403-2405

Zobrazit plný text záznamu

Akademický článek

Nickel nanoparticle deposition at room temperature for memory applications

Autor: Verrelli, E., Tsoukalas, D., Giannakopoulos, K., Kouvatsos, D., Normand, P., Ioannou, D.E.

Publikováno v: In Microelectronic Engineering 2007 84(9):1994-1997

Zobrazit plný text záznamu

Akademický článek

Concurrent HCI-NBTI: worst case degradation condition for 65 nm p-channel SOI MOSFETs

Autor: Mishra, R., Mitra, S., Gauthier, R., Ioannou, D.E., Seguin, C., Halbach, R.

Publikováno v: In Microelectronic Engineering 2007 84(9):2085-2088

Zobrazit plný text záznamu

Akademický článek

Some issues of hot-carrier degradation and negative bias temperature instability of advanced SOI CMOS transistors

Autor: Ioannou, D.P., Ioannou, D.E.

Publikováno v: In Solid State Electronics 2007 51(2):268-277

Zobrazit plný text záznamu

Akademický článek

Worst case stress conditions for hot carrier induced degradation of p-channel SOI MOSFETs

Autor: Ioannou, D.P., Mishra, R., Ioannou, D.E., Liu, S.T., Hughes, H.L.

Publikováno v: In Solid State Electronics 2006 50(6):929-934

Zobrazit plný text záznamu

Akademický článek

Double gate (DG)-SOI ratioed logic with symmetric DG load––a novel approach for sub 50 nm low-voltage/low-power circuit design

Autor: Mitra, S., Salman, A., Ioannou, D.P., Tretz, C., Ioannou, D.E.

Publikováno v: In Solid State Electronics 2004 48(10):1727-1732

Zobrazit plný text záznamu

Akademický článek

Transient thermal simulations of a three-dimensional unit cell in power control systems and high-power microwave devices

Autor: Buot, F.A, Mittereder, J.A, Anderson, W.T, Ioannou, D.E

Publikováno v: In Solid State Electronics 2002 46(1):123-131

Zobrazit plný text záznamu

Vyhledávací nástroje:

Upřesnit hledání