Výsledky vyhledávání - "High-speed arithmetic"

Akademický článek

New High-Speed Arithmetic Circuits Based on Spiking Neural P Systems with Communication on Request Implemented in a Low-Area FPGA.

Autor: Rangel, José¹ (AUTHOR) jrangelm1500@alumno.ipn.mx, Anides, Esteban¹ (AUTHOR), Vázquez, Eduardo¹ (AUTHOR), Sanchez, Giovanny¹ (AUTHOR) gsanchezriv@ipn.mx, Avalos, Juan-Gerardo¹ (AUTHOR) gsanchezriv@ipn.mx, Duchen, Gonzalo¹ (AUTHOR), Toscano, Linda K.¹ (AUTHOR)

Publikováno v: Mathematics (2227-7390). Nov2024, Vol. 12 Issue 22, p3472. 10p.

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Akademický článek

CMOS full adder cells based on modified full swing restored complementary pass transistor logic for energy efficient high speed arithmetic applications

Autor: S, Sriram Sundar, G, Mahendran

Publikováno v: In Integration March 2024 95

Zobrazit plný text záznamu

Akademický článek

New High-Speed Arithmetic Circuits Based on Spiking Neural P Systems with Communication on Request Implemented in a Low-Area FPGA

Autor: José Rangel, Esteban Anides, Eduardo Vázquez, Giovanny Sanchez, Juan-Gerardo Avalos, Gonzalo Duchen, Linda K. Toscano

Publikováno v: Mathematics, Vol 12, Iss 22, p 3472 (2024)

During the last years, the demand for internet-of-things (IoT) resource-constrained devices has grown exponentially. To address this need, several digital methods have been proposed to improve these devices in terms of area and power consumption. Des

Externí odkaz: https://doaj.org/article/7fdd4f77d33e4392ae3c5f60f477b081

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Akademický článek

Low Power CMOS Full Adder Cells based on Alternative Logic for High-Speed Arithmetic Applications

Autor: S. S. Subramanian, M. Gandhi

Publikováno v: Informacije MIDEM, Vol 54, Iss 3, Pp 3-0 (2024)

Externí odkaz: https://doaj.org/article/97c5f5ede0ad4a6b8aa4278d2549585f

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Akademický článek

Performance analysis of 4-bit ternary adder and multiplier using CNTFET for high speed arithmetic circuits

Autor: C. Venkataiah, Y. Mallikarjuna Rao, Jayamma Manjula, S. Rambabu, M.K. Linga Murthy, Alzubaidi Laith H., Mishra Sanjay

Publikováno v: E3S Web of Conferences, Vol 391, p 01221 (2023)

Multiple valued logic (MVL) can represent an exponentially higher number of data/information compared to the binary logic for the same number of logic bits. Compared to the conventional devices, the emerging device technologies such as Graphene Nano

Externí odkaz: https://doaj.org/article/c39a72a9ed3c4a529bca34cc7ff84d2d

Zobrazit plný text záznamu

Conference

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Vyhledávací nástroje:

Upřesnit hledání