Zobrazeno 1 - 7
of 7
pro vyhledávání: '"Hideshi Maeno"'
Publikováno v:
IEEE Journal of Solid-State Circuits. 30:316-320
A novel memory cell circuit for multiport RAM on CMOS Sea-of-Gates (SOG) has been proposed. It contributes to the operation both at high speed and at low voltage. In addition, a fourfold read bit line technique is also proposed to reduce the access t
Publikováno v:
Electronics and Communications in Japan (Part III: Fundamental Electronic Science). 77:110-118
New test methods and a test circuit for the testing of embedded RAMs on ASICs are proposed. These test methods are based on the scan path method, and a new scan register, called Flag-Scan Register, which is dedicated to RAM test, has been developed f
Autor:
Atsuhiko Ishibashi, S. Kato, Katsushi Asahina, N. Ikeda, Hideshi Maeno, Takahiko Arakawa, Shuichi Matsue
Publikováno v:
Proceedings of IEEE Custom Integrated Circuits Conference - CICC '93.
A one-million-gate CMOS SOG (sea-of-gates) array has been developed by using half-micron three-layer metal CMOS technology. The high speed I/O (input/output) buffers, RAM cell libraries, and clock skew management make it possible to achieve over 100
Publikováno v:
Proceedings of IEEE Custom Integrated Circuits Conference - CICC '94.
A multi-port RAM generator for 0.5 /spl mu/m CMOS Sea-of-Gates (SOG) has been developed. 2-port or 3-port RAMs with flexible bit-word configurations are available. In order to operate either at a low supply voltage or at high speed, a novel memory ce
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.