Zobrazeno 1 - 10 of 39 pro vyhledávání: '"Hiérarchie mémoire"'
1
Une hiérarchie mémoire protégée contre les attaques par canaux auxiliaires
Autor: Talaki, Ezinam
Publikováno v: Computer Arithmetic. Université Grenoble Alpes [2020-..], 2022. English. ⟨NNT : 2022GRALT069⟩
Side-channel attacks have been exploiting weaknesses of cryptographic primitives as soon as they began being implemented on embedded systems. The intent has typically been to recover cryptographic keys that are usually difficult to extract by relying
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::78618547a30eda0fcfde59f3ecf74734
https://theses.hal.science/tel-03936730
Zobrazit plný text záznamu
2
Dissertation/ Thesis
Optimisation des performance des logiciels de traitement de données sur les périphériques de stockage SSD
Autor: Laga, Arezki
Nous assistons aujourd’hui à une croissance vertigineuse des volumes de données. Cela exerce une pression sur les infrastructures de stockage et les logiciels de traitement de données comme les Systèmes de Gestion de Base de Données (SGBD). De
Externí odkaz: http://www.theses.fr/2018BRES0087/document
Zobrazit plný text záznamu
3
Performance optimization for data processing software on SSD storage devices
Autor: Laga, Arezki
Publikováno v: Autre [cs.OH]. Université de Bretagne occidentale-Brest, 2018. Français. ⟨NNT : 2018BRES0087⟩
The growing volume of data poses a real challenge to data processing software like DBMS (DataBase Management Systems) and data storage infrastructure. New technologies have emerged in order to face the data volume challenges. We considered in this th
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=od_______212::34871a46daafa3bcd93ef7c51fdbe72c
https://tel.archives-ouvertes.fr/tel-02140458
Zobrazit plný text záznamu
4
Dissertation/ Thesis
Intégration de technologies de mémoires non volatiles émergentes dans la hiérarchie de caches pour améliorer l'efficacité énergétique
Autor: Péneau, Pierre-Yves
De nos jours, des efforts majeurs pour la conception de systèmes sur puces performants et efficaces énergétiquement sont en cours. Le déclin de la loi de Moore au début du XX e siècle a poussé les concepteurs à augmenter le nombre de cœurs p
Externí odkaz: http://www.theses.fr/2018MONTS108/document
Zobrazit plný text záznamu
5
Integration of emerging non volatile memory technologies in cache hierarchy for improving energy-efficiency
Autor: Péneau, Pierre-Yves
Publikováno v: Autre. Université Montpellier, 2018. Français. ⟨NNT : 2018MONTS108⟩
Today, intensive efforts to design energy-efficient and high-performance systems-on-chip (SoCs) are underway. Moore’s end in the early 20 th century pushed designers to increase the number of core per processor to continue to improve the performanc
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=od_______212::4a0ded1fe0a0728e7d63e5f4f891c704
https://tel.archives-ouvertes.fr/tel-01957250
Zobrazit plný text záznamu
6
Dissertation/ Thesis
Co-scheduling for large-scale applications : memory and resilience
Autor: Pottier, Loïc
Cette thèse explore les problèmes liés à l'ordonnancement concurrent dans le contexte des applications massivement parallèle, de deux points de vue: le coté mémoire (en particulier la mémoire cache) et le coté tolérance aux fautes.Avec l'av
Externí odkaz: http://www.theses.fr/2018LYSEN039/document
Zobrazit plný text záznamu
7
Un modèle de perfomance pour exécuter des graphes de tâches sur des architectures à mémoire haute performance
Autor: Benoit, Anne, Perarnau, Swann, Pottier, Loïc, Robert, Yves
Publikováno v: [Research Report] RR-9165, ENS Lyon; Inria Grenoble Rhône-Alpes; University of Tennessee Knoxville; Georgia Institute of Technology; Argonne National Laboratory. 2018, pp.1-28
This work presents a realistic performance model to execute scientific workflows on high-bandwidth memory architectures such as the Intel Knights Landing. We provide a detailed analysis of the execution time on such platforms, taking into account tra
Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::1dbd53597bbaeebf04979291946a3245
https://inria.hal.science/hal-01767888
Zobrazit plný text záznamu
8
Dissertation/ Thesis
Hiérarchie mémoire dans les systèmes intégrés multiprocesseurs construits autour de réseaux sur puce
Autor: Belhadj Amor, Hela
Les systèmes parallèles de type multi/pluri-cœurs permettant d'obtenir une grande puissance de calcul à bas coût énergétique sont de nos jours une réalité. Néanmoins, l'exploitation des performances de ces architectures dépend de l'efficac
Externí odkaz: http://www.theses.fr/2017GREAM049/document
Zobrazit plný text záznamu
10
Dissertation/ Thesis
Gestion hétérogène des données dans les hiérarchies mémoires pour l'optimisation énergétique des architectures multi-coeurs
Autor: Vaumourin, Gregory
Les problématiques de consommation dans la hiérarchie mémoire sont très présentes dans les architectures actuelles que ce soit pour les systèmes embarqués limités par leurs batteries ou pour les supercalculateurs limités par leurs enveloppes
Externí odkaz: http://www.theses.fr/2016BORD0173/document
Zobrazit plný text záznamu

Vyhledávací nástroje:

Upřesnit hledání

Omezení vyhledávání
Plný text Recenzováno Digitální knihovna AV ČR
Zdroje