Zobrazeno 1 - 8
of 8
pro vyhledávání: '"Haupt, Reiner"'
Publikováno v:
Report / Institut für Informatik.
Unser Forschungsvorhaben hat die Entwicklung, Analyse und Implementierung von Partitionierungsalgorithmen für industrierelevante Modelle kompletter Prozessorstrukturen mit mehreren Millionen Elementen auf der Gate-Ebene in Vorbereitung der parallele
Externí odkaz:
https://ul.qucosa.de/id/qucosa%3A34539
https://ul.qucosa.de/api/qucosa%3A34539/attachment/ATT-0/
https://ul.qucosa.de/api/qucosa%3A34539/attachment/ATT-0/
We introduce a multiple subpopulation approach for parallel evolutionary algorithms the migration scheme of which follows a SOM-like dynamics. We succesfully apply this approach to clustering in both VLSI-design and psychotherapy research. The advant
Externí odkaz:
https://ul.qucosa.de/id/qucosa%3A31963
https://ul.qucosa.de/api/qucosa%3A31963/attachment/ATT-0/
https://ul.qucosa.de/api/qucosa%3A31963/attachment/ATT-0/
The application of Evolutionary Algorithms in hierarchical model partitioning for parallel system simulation in VLSI design processes has proven to be successful. Thereby, individuals embody partitions of hardware designs. On the basis of a formal mo
Externí odkaz:
https://ul.qucosa.de/id/qucosa%3A32932
https://ul.qucosa.de/api/qucosa%3A32932/attachment/ATT-0/
https://ul.qucosa.de/api/qucosa%3A32932/attachment/ATT-0/
Publikováno v:
Report / Institut für Informatik.
Der Entwurf komplexer VLSI-Strukturen erfordert eine durchgängige Begleitung durch Verifikationsprozesse. eine Hauptform der Entwurfsverifikation ist die Simulation. Im Rahmen der Systemsimulation kompletter Prozessorstrukturen auf Register-Transfer
Externí odkaz:
https://ul.qucosa.de/id/qucosa%3A34543
https://ul.qucosa.de/api/qucosa%3A34543/attachment/ATT-0/
https://ul.qucosa.de/api/qucosa%3A34543/attachment/ATT-0/
Parallelization of logic simulation on register-transfer and gate level is a promising way to accelerate extremely time-extensive system simulation processes during the design of whole processor structures. The background of this paper is given by th
Externí odkaz:
https://ul.qucosa.de/id/qucosa%3A32939
https://ul.qucosa.de/api/qucosa%3A32939/attachment/ATT-0/
https://ul.qucosa.de/api/qucosa%3A32939/attachment/ATT-0/
Publikováno v:
Report / Institut für Informatik.
Eine wichtige Form der Verifkation von komplette Prozessorstrukturen umfassenden VLSI-Entwürfen stellt die funktionelle Logiksimulation auf Gatter- und Register-Ebene dar. Im Kontext der Entwicklung eines parallelen Logiksimulationssystems auf Basis
Externí odkaz:
https://ul.qucosa.de/id/qucosa%3A34498
https://ul.qucosa.de/api/qucosa%3A34498/attachment/ATT-0/
https://ul.qucosa.de/api/qucosa%3A34498/attachment/ATT-0/
Publikováno v:
Report / Institut für Informatik.
The partitioning of complex processor models on the gate and register-transfer level for parallel functional simulation based on the clock-cycle algorithm is considered. We introduce a hierarchical partitioning scheme combining various partitioning a
Externí odkaz:
https://ul.qucosa.de/id/qucosa%3A34495
https://ul.qucosa.de/api/qucosa%3A34495/attachment/ATT-0/
https://ul.qucosa.de/api/qucosa%3A34495/attachment/ATT-0/
Publikováno v:
Parallel Computing: Fundamentals & Applications - Proceedings of the International Conference Parco99; 2000, p383-390, 8p