Zobrazeno 1 - 10
of 26
pro vyhledávání: '"H. Shinkawata"'
Autor:
K. Maekawa, H. Makiyama, Y. Yamamoto, Y. Omizu, H. Yamakoshi, K. Sonoda, H. Yanagita, H. Shinkawata, T. Hashimoto, Yasuo Yamaguchi, Tomohiro Yamashita
Publikováno v:
Extended Abstracts of the 2018 International Conference on Solid State Devices and Materials.
Autor:
K. Maekawa, H. Makiyama, Y. Yamamoto, T. Hasegawa, S. Okanishi, K. Sonoda, H. Shinkawata, T. Yamashita, S. Kamohara, Y. Yamaguchi
Publikováno v:
Extended Abstracts of the 2017 International Conference on Solid State Devices and Materials.
Autor:
H. Matsuoka, Atsushi Hachisuka, Hideyuki Noda, K. Shigeta, Kenji Anami, Fukashi Morishita, Isamu Hayashi, A. Amo, M. Niiro, M. Okamoto, T. Gyohten, Tatsuo Kasaoka, Katsumi Dosaka, K. Takahashi, Kazutami Arimoto, H. Shinkawata, T. Yoshihara, K. Fujishima
Publikováno v:
IEEE Journal of Solid-State Circuits. 40:204-212
An embedded DRAM macro with a self-adjustable timing control (STC) scheme, a negative edge transmission scheme (NET), and a power-down data retention (PDDR) mode is developed. A 13.98-mm/sup 2/ 16-Mb embedded DRAM macro is fabricated in 0.13 /spl mu/
Autor:
H. Matsuoka, M. Okamoto, A. Amo, K. Takahashi, Isamu Hayashi, Kazutami Arimoto, Katsumi Dosaka, Tatsuo Kasaoka, Atsushi Hachisuka, K. Shigeta, M. Niiro, Fukashi Morishita, T. Gyohten, H. Shinkawata
Publikováno v:
2004 IEEE International Solid-State Circuits Conference (IEEE Cat. No.04CH37519).
An embedded DRAM macro with self-adjustable timing control and a power-down data retention scheme is described. A 16Mb test chip is fabricated in a 0.13/spl mu/m low-power process and it achieves 312MHz random cycle operation. Data retention power is
Autor:
Akihiko Tsuzumitani, Hisashi Ogawa, M. Yoneda, H. Shinkawata, M.K. Mazumder, Keiichiro Kashihara, Yoshihiro Mori, K. Yamada, T. Okudaira, A. Yutani, Yoshikazu Ohno, Y. Tsunemine, H. Itoh, Yasutoshi Okuno
Publikováno v:
Extended Abstracts of the 2003 International Conference on Solid State Devices and Materials.
Autor:
K. Fukumoto, Takahisa Eimori, Y. Ohno, Takeharu Kuroiwa, H. Shinkawata, T. Nishimura, Hiromi Itoh, T. Okudaira, Teruo Shibano, Tsuyoshi Horikawa, K. Kashihara, Hidenori Miyoshi, Kazutami Arimoto, Y. Hashizume
Publikováno v:
Proceedings of 1994 VLSI Technology Symposium.
The stored charges in the capacitor of the DRAM cell are decreased, as the power supply voltage and the memory cell area are reduced on the trend of the dimension shrinkage. To get sufficient capacitance of memory cell is one of the most important re
Publikováno v:
Superconductor Science and Technology. 4:229-231
Superconducting films of YBaCuO were fabricated on Ag/MgO substrates by electrophoretic deposition (EPD) and subsequent firing in helium (He) ambience. It has been shown that the firing in He ambience is capable of developing the EPD film in a superc
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.