Zobrazeno 1 - 10
of 34
pro vyhledávání: '"H. P. Pu"'
Publikováno v:
2020 IEEE 70th Electronic Components and Technology Conference (ECTC).
Inter-chip interconnect pitch miniaturization has become an essential part to enhance die-die communication bandwidth (BW) performance in advanced packaging technology. Among different inter-chip interconnect approaches reported [1]-[9], a fan-out te
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Victor C. Y. Chang, Shih-Ya Huang, Chuei-Tang Wang, H. P. Pu, Jeng-Shien Hsieh, Douglas Yu, T. Ko
Publikováno v:
2019 IEEE 69th Electronic Components and Technology Conference (ECTC).
Heterogeneous integration has attracted much attention for high performance computing (HPC) since artificial intelligence (AI) accelerators surged. The technologies for heterogeneous integration, such as silicon interposer (2.5D), fan-out wafer-level
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
H. P. Pu, Chun-Wen Lin, Chung-Hao Tsai, Chuei-Tang Wang, Che-Wei Hsu, Jeng-Shien Hsieh, Tzu-Chun Tang, Douglas Yu, Wu Kai-Chiang
Publikováno v:
2018 IEEE 68th Electronic Components and Technology Conference (ECTC).
InFO_AiP technology, with low loss chip-to-antenna interconnect and wideband slot-coupled patch antenna, is proposed for low power, high performance, and compact 5G millimeter wave (mmWave) system integration. The low loss chip-to-antenna interconnec
Publikováno v:
2018 IEEE 68th Electronic Components and Technology Conference (ECTC).
From high-performance computing (HPC) applications such as Artificial Intelligence (A.I.) rising, advanced multi-chip packaging to integrate different functions could be a fast time-to-market and cost effective solution instead of SOC. Accordingly, m
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
2016 IEEE 66th Electronic Components and Technology Conference (ECTC).
As Cu bump is widely adopted in microelectronic IC product packages for broader scope of applications throughout network communication and handheld device, it impacts on the interconnection joint integrity of package substrate to IC pad need to be we
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
2013 IEEE International Interconnect Technology Conference - IITC.
The key chip-package-integration (CPI) challenges and solutions in the packaging and assembly of advanced Si technology nodes are reported. The key challenge of CPI due to the use of fragile extreme low-k (ELK) dielectric materials in the back-end-of