Analytic model for area and power constrained optimal repeater insertion

Autor: Ralph H. J. M. Otten, N.P. van der Meijs, G.S. Garcea

Publikováno v: ESSCIRC 2004 - 29th European Solid-State Circuits Conference (IEEE Cat. No.03EX705).

We present an analytic formula for repeater insertion in global interconnects that simultaneously minimizes silicon device area and power dissipation for a given performance /spl tau//sub crit//K where /spl tau//sub crit/ is the minimum possible dela

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_________::6dee17f26d2ed55726737c6b16fa66ac
https://doi.org/10.1109/esscirc.2003.1257204

Simultaneous Analytic Area and Power Optimization for Repeater Insertion

Autor: G.S. Garcea, N.P. van der Meijs, R.H.J.M. Otten

Publikováno v: Proceedings of ICCAD 2003, November 9-13, San Jose, USA, 568-573
STARTPAGE=568;ENDPAGE=573;TITLE=Proceedings of ICCAD 2003, November 9-13, San Jose, USA

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::e99f1bee21eb620ca1bb387dbdc89fc7
https://research.tue.nl/nl/publications/b082a585-5b86-43a8-9de0-f96e47ab4f5b

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

A global interconnect link design for many-core microprocessors.

Autor: Khalil, DiaaEldin, Ismail, Yehea

Publikováno v: ACM International Conference Proceeding Series; Nov2008, p1-5, 5p