Zobrazeno 1 - 10
of 102
pro vyhledávání: '"Forsell, Martti"'
Publikováno v:
In Microprocessors and Microsystems April 2023 98
Publikováno v:
In Microprocessors and Microsystems November 2018 63:226-236
Autor:
Forsell, Martti1 (AUTHOR) Martti.Forsell@VTT.Fi, Nikula, Sara1 (AUTHOR), Roivainen, Jussi1 (AUTHOR), Leppänen, Ville2 (AUTHOR), Träff, Jesper Larsson3 (AUTHOR)
Publikováno v:
Journal of Supercomputing. Feb2022, Vol. 78 Issue 3, p3152-3183. 32p.
Autor:
Moreno, Javier, Renart, Javier, Francois Carrez, Haeyoung Lee, Uitto, Mikko, Forsell, Martti, Stavroulaki, Vera, De Resende, Henrique Carvalho, Srdjan Penjivrag, Drazen Ribar, López, Miguel Ángel, Fernández, Yolanda, Stamatelatos, Gerasimos
This document is an incremental update of the deliverable D2.1 - Initial Scenario Description and Requirements [1], which introduced the outcomes of the initial use cases description and requirements elicitation work carried out in the H2020 DEDICAT
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::1ca4105b6898270ab3cc4767ae6f3755
Autor:
Forsell, Martti
Publikováno v:
In Microprocessors and Microsystems 2011 35(2):274-284
Autor:
Forsell, Martti1 martti.forsell@vtt.fi, Roivainen, Jussi1 Jussi.Roivainen@vtt.fi, Leppänen, Ville2 Ville.Leppanen@utu.fi
Publikováno v:
Journal of Supercomputing. May2018, Vol. 74 Issue 5, p1911-1933. 23p.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Forsell, Martti J.
Publikováno v:
In Journal of Systems Architecture 2002 47(13):1017-1041
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Forsell, Martti
Publikováno v:
Forsell, M Jun. 24 2015, Architecture for long latency operations in emulated shared memory architectures, Patent No. EP2887207 .
A processor architecture arrangement for emulated shared memory (ESM) architectures, comprises a number of, preferably a plurality of, multi-threaded processors each provided with interleaved inter-thread pipeline, wherein the pipeline comprises a pl
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=355e65625b88::18e9fec3387039906120dfed7cfacd62
https://cris.vtt.fi/en/publications/e51292e3-8676-413b-b600-1871e4861e35
https://cris.vtt.fi/en/publications/e51292e3-8676-413b-b600-1871e4861e35