Zobrazeno 1 - 10
of 43
pro vyhledávání: '"Design under test"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
The Journal of Engineering (2019)
There are a number of satellites working in the harsh space environment. The charged particles in space may strike the electron devices causing the undesired influences, such as soft errors in memory devices or permanent damage in hardware circuits.
Externí odkaz:
https://doaj.org/article/3be5a2eb5aef4ccfacecea2be726ee2c
Publikováno v:
AIMLSystems
Digital hardware is verified by comparing its behavior against a reference model on a range of randomly generated input signals. The random generation of the inputs hopes to achieve sufficient coverage of the different parts of the design. However, s
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::800fd9fa3fc616829b2163b4ccffa7b9
https://doi.org/10.1145/3486001.3486236
https://doi.org/10.1145/3486001.3486236
Autor:
Ravishankar Holla, G. Madhura
Publikováno v:
Lecture Notes in Electrical Engineering ISBN: 9789811602740
System on Chip (SOC) designs involves the integration of intellectual property (IP) cores, each separately designed and verified. Most important is the method by which the IP cores are connected i.e., Interconnect. Verification of new Interconnect bl
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::a807f908af48bb1b016a3dbcd66826e8
https://doi.org/10.1007/978-981-16-0275-7_45
https://doi.org/10.1007/978-981-16-0275-7_45
Autor:
Xiaojin Li, Yabin Sun, Zhen Zhou, Lijie Sun, Guangxing Wan, Waisum Wong, Mengying Zhang, Yanling Shi
Publikováno v:
2020 IEEE 15th International Conference on Solid-State & Integrated Circuit Technology (ICSICT).
In this work, we propose a novel RC tightened corner test structure for FinFET Technology. In this test structure, Parasitic RC DUTs (Design Under Test) integrated into RO (Ring Oscillator) have been designed to verify and calibrate MEOL (Mid-End-Of-
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::2110e18a8197e1d63df62a86c3918362
https://doi.org/10.1109/icsict49897.2020.9278392
https://doi.org/10.1109/icsict49897.2020.9278392
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
The Journal of Engineering (2019)
There are a number of satellites working in the harsh space environment. The charged particles in space may strike the electron devices causing the undesired influences, such as soft errors in memory devices or permanent damage in hardware circuits.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::2b6ffdd465b4db47ef75ac8ca29079ca
https://digital-library.theiet.org/content/journals/10.1049/joe.2019.0703
https://digital-library.theiet.org/content/journals/10.1049/joe.2019.0703
Publikováno v:
ICM
In this paper, an automated universal verification methodology (UVM) tool for rapid functional verification is presented. Now, UVM dominates the verification process but, it is very hard and too complicated to learn. This paper introduces a lightweig
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::2d54c271d35a00fc100fe51d46e71381
https://doi.org/10.1109/icm.2018.8704037
https://doi.org/10.1109/icm.2018.8704037