Zobrazeno 1 - 10
of 199
pro vyhledávání: '"Data recovery circuit"'
Publikováno v:
Dianzi Jishu Yingyong, Vol 46, Iss 4, Pp 45-48 (2020)
In order to enhance the performances of clock and data recovery circuit(CDR) in the high speed multichannel serial transceiver system, a novel phase interpolator(PI) circuit used in CDR has been proposed in the paper. It adopts four groups of differe
Externí odkaz:
https://doaj.org/article/8dde3cae449640f39717cc10f3f7d1ea
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
IEEE Transactions on Circuits and Systems II: Express Briefs. 68:2347-2351
This brief presents a design of fast frequency locking 320 Mb/s to 2.7 Gb/s continuous-rate reference-less clock and data recovery (CDR) circuit. A simultaneous coarse/fine frequency acquisition processes are being done to achieve an unrestricted fre
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::c11a43fd34d11faf5692464b0690731d
https://doi.org/10.1109/tcsii.2021.3053581
https://doi.org/10.1109/tcsii.2021.3053581
Publikováno v:
IEEE Transactions on Circuits and Systems II: Express Briefs. 67:974-978
A 0.42 to 3.45 Gb/s counter-based referenceless clock and data recovery (CDR) circuit that has an unrestricted and continuous-rate frequency acquisition capability is presented. The proposed frequency detector first selects a frequency driving direct
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::ce51083e1f8205fbebadcbc212d3f305
https://doi.org/10.1109/tcsii.2019.2927408
https://doi.org/10.1109/tcsii.2019.2927408
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
Proceedings of Topical Workshop on Electronics for Particle Physics — PoS(TWEPP2019).
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::c565a156c016d2e62d2eecab5ce76ef8
https://doi.org/10.22323/1.370.0046
https://doi.org/10.22323/1.370.0046
Autor:
Dongxu Quan, Xiameng Lian
Publikováno v:
2020 IEEE International Conference on Artificial Intelligence and Information Systems (ICAIIS).
Phase interpolation based digital clock data recovery are widely adopted in Serdes design because of capability of dealing with burst mode. In this paper, a two-stage phase interpolator utilizing IQ clock are proposed. The tail current in first stage
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::09c3a632d671f1930b689cd2134f6abe
https://doi.org/10.1109/icaiis49377.2020.9194929
https://doi.org/10.1109/icaiis49377.2020.9194929