Výsledky vyhledávání

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

(Invited) Challenges and Opportunities for High-K Dielectrics for Advanced Technology Nodes

Autor: Kandabara Tapily, Robert D. Clark, Steven Consiglio, H Niimi, D. Triyoso, Cory S. Wajda, Gert J. Leusink

Publikováno v: ECS Meeting Abstracts. :889-889

The relentless downscaling of the semiconductor device feature sizes has resulted in tremendous technological advances such as mobile/portable electronics, internet of things (IOT) just to name a few. New device engineering and dielectric materials w

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_________::7f9c92728da63cf9a71d4f523ef1fd35
https://doi.org/10.1149/ma2019-02/13/889

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Crystallization in hafnia- and zirconia-based systems

Autor: Y. Yang, Peter Fejes, Bich-Yen Nguyen, Mikko Ritala, D. Triyoso, Susanne Stemmer, Philip J. Tobin, Kaupo Kukli, Markku Leskelä, A. Navrotsky, Sergey V. Ushakov, C. Wang, Alexander A. Demkov

Publikováno v: physica status solidi (b). 241:2268-2278

Crystallization of hafnia and zirconia and their alloys with silica and lanthana was studied in bulk and thin film samples by thermal analysis, X-ray diffraction and electron microscopy. Crystallization temperatures of hafnia and zirconia increase by

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_________::b164975fc86112bdedd152147df70380
https://doi.org/10.1002/pssb.200404935

Zobrazit plný text záznamu

Fermi-Level Pinning at the Polysilicon/Metal–Oxide Interface—Part II

Publikováno v: IEEE Transactions on Electron Devices. 51:978-984

We report here that Fermi pinning at the polysilicon/metal-oxide interface causes high threshold voltages in MOSFET devices. In Part I, we investigated the different gatestack regions and determined that the polysilicon/metal oxide interface plays a

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_________::04255d38837b6f5b3ccad799807525cc
https://doi.org/10.1109/ted.2004.829510

Zobrazit plný text záznamu

Compatibility of silicon gates with hafnium-based gate dielectrics

Autor: Srikanth B. Samavedam, James Nelson Smith, Philip J. Tobin, H.-H. Tseng, D. Triyoso, R. Cotton, Raghaw S. Rai, R. Garcia, Christopher C. Hobbs, B. Taylor, Rama I. Hegde, L.B. La, V. Dhandapani, L. Dip, D. Roan, L. Prabhu, A. Franke, David C. Gilmer, J. M. Grant

Publikováno v: Microelectronic Engineering. 69:138-144

Silicon gate compatibility problems with hafnium-basd gate dielectrics are reported. It generally can be stated that chemical vapor deposition (CVD) silicon gates using silane deposited directly onto polycrystalline HfO2 at conventional temperatures

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_________::f1d4898c6932f300f9ca0a585c13db50
https://doi.org/10.1016/s0167-9317(03)00290-9

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Vyhledávací nástroje:

Upřesnit hledání