Zobrazeno 1 - 10
of 844
pro vyhledávání: '"Circuit performance"'
Publikováno v:
IEEE Journal of the Electron Devices Society, Vol 12, Pp 770-774 (2024)
Impact of strain of sub-3 nm gate-all-around (GAA) CMOS transistors on the circuit performance is evaluated using a neural compact model. The model was trained using 3D technology computer-aided design (TCAD) device simulation data of GAA field-effec
Externí odkaz:
https://doaj.org/article/6c071d2c300e4f238f314d4c7ad003f4
Autor:
Inge Madshaven, Henrik Enoksen, Lars E. Lundgaard, Stefan Jaufer, Christoph Krause, Borut Prašnikar, Asgeir Mjelve
Publikováno v:
Energies, Vol 17, Iss 12, p 2898 (2024)
The electrification of society, increasing renewable energy sources and mobility charging lead to new loading patterns for power transformers. Dynamic load conditions induce enhanced mechanical stress on the transformers’ windings, potentially caus
Externí odkaz:
https://doaj.org/article/78694fb2b7ee4a1189cb67e74f5d03f3
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
IEEE Transactions on Nuclear Science. Dec2013 Part 1, Vol. 60 Issue 6, p4488-4497. 10p.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 41:3092-3103
As interconnects dominate circuit performance in modern FPGAs, placement becomes a crucial stage for timing closure. Traditional FPGA placers seldom consider the timing constraints, and thus may lead to illegal routing solutions. In this paper, we pr
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::834bff0ee99bed871853dab02aa84d90
https://doi.org/10.1109/tcad.2021.3120070
https://doi.org/10.1109/tcad.2021.3120070
Publikováno v:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::6314b49858b5b9cf327f0871fa872464
https://doi.org/10.1109/tcad.2021.3054804
https://doi.org/10.1109/tcad.2021.3054804
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Ashish Pal, Vinod Reddy, Blessy Alexander, El Mehdi Bazizi, Jongchol Kim, Buvna Ayyagari-Sangamalli, Liu Jiang
Publikováno v:
IEEE Transactions on Electron Devices. 68:5358-5363
Design technology co-optimization (DTCO) has been a workhorse in optimizing logic technology innovations for a few generations now. With increased complexity associated with each new node and the growing number of technological innovations, it is tim
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::453bd3e4c0f8103e48000e614d24d473
https://doi.org/10.1109/ted.2021.3076757
https://doi.org/10.1109/ted.2021.3076757